arch/arm/Kconfig

   1 config ARM
   2         bool
   3         default y
   4         select ARCH_BINFMT_ELF_RANDOMIZE_PIE
   5         select ARCH_HAS_ATOMIC64_DEC_IF_POSITIVE
   6         select ARCH_HAS_TICK_BROADCAST if GENERIC_CLOCKEVENTS_BROADCAST
   7         select ARCH_HAVE_CUSTOM_GPIO_H
   8         select ARCH_MIGHT_HAVE_PC_PARPORT
   9         select ARCH_SUPPORTS_ATOMIC_RMW
  10         select ARCH_USE_BUILTIN_BSWAP
  11         select ARCH_USE_CMPXCHG_LOCKREF
  12         select ARCH_WANT_IPC_PARSE_VERSION
  13         select BUILDTIME_EXTABLE_SORT if MMU
  14         select CLONE_BACKWARDS
  15         select CPU_PM if (SUSPEND || CPU_IDLE)
  16         select DCACHE_WORD_ACCESS if HAVE_EFFICIENT_UNALIGNED_ACCESS
  17         select GENERIC_ALLOCATOR
  18         select GENERIC_ATOMIC64 if (CPU_V7M || CPU_V6 || !CPU_32v6K || !AEABI)
  19         select GENERIC_CLOCKEVENTS_BROADCAST if SMP
  20         select GENERIC_IDLE_POLL_SETUP
  21         select GENERIC_IRQ_PROBE
  22         select GENERIC_IRQ_SHOW
  23         select GENERIC_PCI_IOMAP
  24         select GENERIC_SCHED_CLOCK
  25         select GENERIC_SMP_IDLE_THREAD
  26         select GENERIC_STRNCPY_FROM_USER
  27         select GENERIC_STRNLEN_USER
  28         select HANDLE_DOMAIN_IRQ
  29         select HARDIRQS_SW_RESEND
  30         select HAVE_ARCH_AUDITSYSCALL if (AEABI && !OABI_COMPAT)
  31         select HAVE_ARCH_JUMP_LABEL if !XIP_KERNEL
  32         select HAVE_ARCH_KGDB
  33         select HAVE_ARCH_SECCOMP_FILTER if (AEABI && !OABI_COMPAT)
  34         select HAVE_ARCH_TRACEHOOK
  35         select HAVE_BPF_JIT
  36         select HAVE_CC_STACKPROTECTOR
  37         select HAVE_CONTEXT_TRACKING
  38         select HAVE_C_RECORDMCOUNT
  39         select HAVE_DEBUG_KMEMLEAK
  40         select HAVE_DMA_API_DEBUG
  41         select HAVE_DMA_ATTRS
  42         select HAVE_DMA_CONTIGUOUS if MMU
  43         select HAVE_DYNAMIC_FTRACE if (!XIP_KERNEL)
  44         select HAVE_EFFICIENT_UNALIGNED_ACCESS if (CPU_V6 || CPU_V6K || CPU_V7) && MMU
  45         select HAVE_FTRACE_MCOUNT_RECORD if (!XIP_KERNEL)
  46         select HAVE_FUNCTION_GRAPH_TRACER if (!THUMB2_KERNEL)
  47         select HAVE_FUNCTION_TRACER if (!XIP_KERNEL)
  48         select HAVE_GENERIC_DMA_COHERENT
  49         select HAVE_HW_BREAKPOINT if (PERF_EVENTS && (CPU_V6 || CPU_V6K || CPU_V7))
  50         select HAVE_IDE if PCI || ISA || PCMCIA
  51         select HAVE_IRQ_TIME_ACCOUNTING
  52         select HAVE_KERNEL_GZIP
  53         select HAVE_KERNEL_LZ4
  54         select HAVE_KERNEL_LZMA
  55         select HAVE_KERNEL_LZO
  56         select HAVE_KERNEL_XZ
  57         select HAVE_KPROBES if !XIP_KERNEL
  58         select HAVE_KRETPROBES if (HAVE_KPROBES)
  59         select HAVE_MEMBLOCK
  60         select HAVE_MOD_ARCH_SPECIFIC if ARM_UNWIND
  61         select HAVE_OPROFILE if (HAVE_PERF_EVENTS)
  62         select HAVE_PERF_EVENTS
  63         select HAVE_PERF_REGS
  64         select HAVE_PERF_USER_STACK_DUMP
  65         select HAVE_REGS_AND_STACK_ACCESS_API
  66         select HAVE_SYSCALL_TRACEPOINTS
  67         select HAVE_UID16
  68         select HAVE_VIRT_CPU_ACCOUNTING_GEN
  69         select IRQ_FORCED_THREADING
  70         select MODULES_USE_ELF_REL
  71         select NO_BOOTMEM
  72         select OLD_SIGACTION
  73         select OLD_SIGSUSPEND3
  74         select PERF_USE_VMALLOC
  75         select RTC_LIB
  76         select SYS_SUPPORTS_APM_EMULATION
  77         # Above selects are sorted alphabetically; please add new ones
  78         # according to that.  Thanks.
  79         help
  80           The ARM series is a line of low-power-consumption RISC chip designs
  81           licensed by ARM Ltd and targeted at embedded applications and
  82           handhelds such as the Compaq IPAQ.  ARM-based PCs are no longer
  83           manufactured, but legacy ARM-based PC hardware remains popular in
  84           Europe.  There is an ARM Linux project with a web page at
  85           <http://www.arm.linux.org.uk/>.
  86
  87 config ARM_HAS_SG_CHAIN
  88         select ARCH_HAS_SG_CHAIN
  89         bool
  90
  91 config NEED_SG_DMA_LENGTH
  92         bool
  93
  94 config ARM_DMA_USE_IOMMU
  95         bool
  96         select ARM_HAS_SG_CHAIN
  97         select NEED_SG_DMA_LENGTH
  98
  99 if ARM_DMA_USE_IOMMU
 100
 101 config ARM_DMA_IOMMU_ALIGNMENT
 102         int "Maximum PAGE_SIZE order of alignment for DMA IOMMU buffers"
 103         range 4 9
 104         default 8
 105         help
 106           DMA mapping framework by default aligns all buffers to the smallest
 107           PAGE_SIZE order which is greater than or equal to the requested buffer
 108           size. This works well for buffers up to a few hundreds kilobytes, but
 109           for larger buffers it just a waste of address space. Drivers which has
 110           relatively small addressing window (like 64Mib) might run out of
 111           virtual space with just a few allocations.
 112
 113           With this parameter you can specify the maximum PAGE_SIZE order for
 114           DMA IOMMU buffers. Larger buffers will be aligned only to this
 115           specified order. The order is expressed as a power of two multiplied
 116           by the PAGE_SIZE.
 117
 118 endif
 119
 120 config MIGHT_HAVE_PCI
 121         bool
 122
 123 config SYS_SUPPORTS_APM_EMULATION
 124         bool
 125
 126 config HAVE_TCM
 127         bool
 128         select GENERIC_ALLOCATOR
 129
 130 config HAVE_PROC_CPU
 131         bool
 132
 133 config NO_IOPORT_MAP
 134         bool
 135
 136 config EISA
 137         bool
 138         ---help---
 139           The Extended Industry Standard Architecture (EISA) bus was
 140           developed as an open alternative to the IBM MicroChannel bus.
 141
 142           The EISA bus provided some of the features of the IBM MicroChannel
 143           bus while maintaining backward compatibility with cards made for
 144           the older ISA bus.  The EISA bus saw limited use between 1988 and
 145           1995 when it was made obsolete by the PCI bus.
 146
 147           Say Y here if you are building a kernel for an EISA-based machine.
 148
 149           Otherwise, say N.
 150
 151 config SBUS
 152         bool
 153
 154 config STACKTRACE_SUPPORT
 155         bool
 156         default y
 157
 158 config HAVE_LATENCYTOP_SUPPORT
 159         bool
 160         depends on !SMP
 161         default y
 162
 163 config LOCKDEP_SUPPORT
 164         bool
 165         default y
 166
 167 config TRACE_IRQFLAGS_SUPPORT
 168         bool
 169         default y
 170
 171 config RWSEM_XCHGADD_ALGORITHM
 172         bool
 173         default y
 174
 175 config ARCH_HAS_ILOG2_U32
 176         bool
 177
 178 config ARCH_HAS_ILOG2_U64
 179         bool
 180
 181 config ARCH_HAS_BANDGAP
 182         bool
 183
 184 config GENERIC_HWEIGHT
 185         bool
 186         default y
 187
 188 config GENERIC_CALIBRATE_DELAY
 189         bool
 190         default y
 191
 192 config ARCH_MAY_HAVE_PC_FDC
 193         bool
 194
 195 config ZONE_DMA
 196         bool
 197
 198 config NEED_DMA_MAP_STATE
 199        def_bool y
 200
 201 config ARCH_SUPPORTS_UPROBES
 202         def_bool y
 203
 204 config ARCH_HAS_DMA_SET_COHERENT_MASK
 205         bool
 206
 207 config GENERIC_ISA_DMA
 208         bool
 209
 210 config FIQ
 211         bool
 212
 213 config NEED_RET_TO_USER
 214         bool
 215
 216 config ARCH_MTD_XIP
 217         bool
 218
 219 config VECTORS_BASE
 220         hex
 221         default 0xffff0000 if MMU || CPU_HIGH_VECTOR
 222         default DRAM_BASE if REMAP_VECTORS_TO_RAM
 223         default 0x00000000
 224         help
 225           The base address of exception vectors.  This must be two pages
 226           in size.
 227
 228 config ARM_PATCH_PHYS_VIRT
 229         bool "Patch physical to virtual translations at runtime" if EMBEDDED
 230         default y
 231         depends on !XIP_KERNEL && MMU
 232         depends on !ARCH_REALVIEW || !SPARSEMEM
 233         help
 234           Patch phys-to-virt and virt-to-phys translation functions at
 235           boot and module load time according to the position of the
 236           kernel in system memory.
 237
 238           This can only be used with non-XIP MMU kernels where the base
 239           of physical memory is at a 16MB boundary.
 240
 241           Only disable this option if you know that you do not require
 242           this feature (eg, building a kernel for a single machine) and
 243           you need to shrink the kernel to the minimal size.
 244
 245 config NEED_MACH_IO_H
 246         bool
 247         help
 248           Select this when mach/io.h is required to provide special
 249           definitions for this platform.  The need for mach/io.h should
 250           be avoided when possible.
 251
 252 config NEED_MACH_MEMORY_H
 253         bool
 254         help
 255           Select this when mach/memory.h is required to provide special
 256           definitions for this platform.  The need for mach/memory.h should
 257           be avoided when possible.
 258
 259 config PHYS_OFFSET
 260         hex "Physical address of main memory" if MMU
 261         depends on !ARM_PATCH_PHYS_VIRT
 262         default DRAM_BASE if !MMU
 263         default 0x00000000 if ARCH_EBSA110 || \
 264                         EP93XX_SDCE3_SYNC_PHYS_OFFSET || \
 265                         ARCH_FOOTBRIDGE || \
 266                         ARCH_INTEGRATOR || \
 267                         ARCH_IOP13XX || \
 268                         ARCH_KS8695 || \
 269                         (ARCH_REALVIEW && !REALVIEW_HIGH_PHYS_OFFSET)
 270         default 0x10000000 if ARCH_OMAP1 || ARCH_RPC
 271         default 0x20000000 if ARCH_S5PV210
 272         default 0x70000000 if REALVIEW_HIGH_PHYS_OFFSET
 273         default 0xc0000000 if EP93XX_SDCE0_PHYS_OFFSET || ARCH_SA1100
 274         default 0xd0000000 if EP93XX_SDCE1_PHYS_OFFSET
 275         default 0xe0000000 if EP93XX_SDCE2_PHYS_OFFSET
 276         default 0xf0000000 if EP93XX_SDCE3_ASYNC_PHYS_OFFSET
 277         help
 278           Please provide the physical address corresponding to the
 279           location of main memory in your system.
 280
 281 config GENERIC_BUG
 282         def_bool y
 283         depends on BUG
 284
 285 source "init/Kconfig"
 286
 287 source "kernel/Kconfig.freezer"
 288
 289 menu "System Type"
 290
 291 config MMU
 292         bool "MMU-based Paged Memory Management Support"
 293         default y
 294         help
 295           Select if you want MMU-based virtualised addressing space
 296           support by paged memory management. If unsure, say 'Y'.
 297
 298 #
 299 # The "ARM system type" choice list is ordered alphabetically by option
 300 # text.  Please add new entries in the option alphabetic order.
 301 #
 302 choice
 303         prompt "ARM system type"
 304         default ARCH_VERSATILE if !MMU
 305         default ARCH_MULTIPLATFORM if MMU
 306
 307 config ARCH_MULTIPLATFORM
 308         bool "Allow multiple platforms to be selected"
 309         depends on MMU
 310         select ARCH_WANT_OPTIONAL_GPIOLIB
 311         select ARM_HAS_SG_CHAIN
 312         select ARM_PATCH_PHYS_VIRT
 313         select AUTO_ZRELADDR
 314         select CLKSRC_OF
 315         select COMMON_CLK
 316         select GENERIC_CLOCKEVENTS
 317         select MIGHT_HAVE_PCI
 318         select MULTI_IRQ_HANDLER
 319         select SPARSE_IRQ
 320         select USE_OF
 321
 322 config ARCH_INTEGRATOR
 323         bool "ARM Ltd. Integrator family"
 324         select ARM_AMBA
 325         select ARM_PATCH_PHYS_VIRT if MMU
 326         select AUTO_ZRELADDR
 327         select COMMON_CLK
 328         select COMMON_CLK_VERSATILE
 329         select GENERIC_CLOCKEVENTS
 330         select HAVE_TCM
 331         select ICST
 332         select MULTI_IRQ_HANDLER
 333         select PLAT_VERSATILE
 334         select SPARSE_IRQ
 335         select USE_OF
 336         select VERSATILE_FPGA_IRQ
 337         help
 338           Support for ARM's Integrator platform.
 339
 340 config ARCH_REALVIEW
 341         bool "ARM Ltd. RealView family"
 342         select ARCH_WANT_OPTIONAL_GPIOLIB
 343         select ARM_AMBA
 344         select ARM_TIMER_SP804
 345         select COMMON_CLK
 346         select COMMON_CLK_VERSATILE
 347         select GENERIC_CLOCKEVENTS
 348         select GPIO_PL061 if GPIOLIB
 349         select ICST
 350         select NEED_MACH_MEMORY_H
 351         select PLAT_VERSATILE
 352         help
 353           This enables support for ARM Ltd RealView boards.
 354
 355 config ARCH_VERSATILE
 356         bool "ARM Ltd. Versatile family"
 357         select ARCH_WANT_OPTIONAL_GPIOLIB
 358         select ARM_AMBA
 359         select ARM_TIMER_SP804
 360         select ARM_VIC
 361         select CLKDEV_LOOKUP
 362         select GENERIC_CLOCKEVENTS
 363         select HAVE_MACH_CLKDEV
 364         select ICST
 365         select PLAT_VERSATILE
 366         select PLAT_VERSATILE_CLOCK
 367         select VERSATILE_FPGA_IRQ
 368         help
 369           This enables support for ARM Ltd Versatile board.
 370
 371 config ARCH_AT91
 372         bool "Atmel AT91"
 373         select ARCH_REQUIRE_GPIOLIB
 374         select CLKDEV_LOOKUP
 375         select IRQ_DOMAIN
 376         select NEED_MACH_IO_H if PCCARD
 377         select PINCTRL
 378         select PINCTRL_AT91 if USE_OF
 379         help
 380           This enables support for systems based on Atmel
 381           AT91RM9200 and AT91SAM9* processors.
 382
 383 config ARCH_CLPS711X
 384         bool "Cirrus Logic CLPS711x/EP721x/EP731x-based"
 385         select ARCH_REQUIRE_GPIOLIB
 386         select AUTO_ZRELADDR
 387         select CLKSRC_MMIO
 388         select COMMON_CLK
 389         select CPU_ARM720T
 390         select GENERIC_CLOCKEVENTS
 391         select MFD_SYSCON
 392         select SOC_BUS
 393         help
 394           Support for Cirrus Logic 711x/721x/731x based boards.
 395
 396 config ARCH_GEMINI
 397         bool "Cortina Systems Gemini"
 398         select ARCH_REQUIRE_GPIOLIB
 399         select CLKSRC_MMIO
 400         select CPU_FA526
 401         select GENERIC_CLOCKEVENTS
 402         help
 403           Support for the Cortina Systems Gemini family SoCs
 404
 405 config ARCH_EBSA110
 406         bool "EBSA-110"
 407         select ARCH_USES_GETTIMEOFFSET
 408         select CPU_SA110
 409         select ISA
 410         select NEED_MACH_IO_H
 411         select NEED_MACH_MEMORY_H
 412         select NO_IOPORT_MAP
 413         help
 414           This is an evaluation board for the StrongARM processor available
 415           from Digital. It has limited hardware on-board, including an
 416           Ethernet interface, two PCMCIA sockets, two serial ports and a
 417           parallel port.
 418
 419 config ARCH_EFM32
 420         bool "Energy Micro efm32"
 421         depends on !MMU
 422         select ARCH_REQUIRE_GPIOLIB
 423         select ARM_NVIC
 424         select AUTO_ZRELADDR
 425         select CLKSRC_OF
 426         select COMMON_CLK
 427         select CPU_V7M
 428         select GENERIC_CLOCKEVENTS
 429         select NO_DMA
 430         select NO_IOPORT_MAP
 431         select SPARSE_IRQ
 432         select USE_OF
 433         help
 434           Support for Energy Micro's (now Silicon Labs) efm32 Giant Gecko
 435           processors.
 436
 437 config ARCH_EP93XX
 438         bool "EP93xx-based"
 439         select ARCH_HAS_HOLES_MEMORYMODEL
 440         select ARCH_REQUIRE_GPIOLIB
 441         select ARCH_USES_GETTIMEOFFSET
 442         select ARM_AMBA
 443         select ARM_VIC
 444         select CLKDEV_LOOKUP
 445         select CPU_ARM920T
 446         help
 447           This enables support for the Cirrus EP93xx series of CPUs.
 448
 449 config ARCH_FOOTBRIDGE
 450         bool "FootBridge"
 451         select CPU_SA110
 452         select FOOTBRIDGE
 453         select GENERIC_CLOCKEVENTS
 454         select HAVE_IDE
 455         select NEED_MACH_IO_H if !MMU
 456         select NEED_MACH_MEMORY_H
 457         help
 458           Support for systems based on the DC21285 companion chip
 459           ("FootBridge"), such as the Simtec CATS and the Rebel NetWinder.
 460
 461 config ARCH_NETX
 462         bool "Hilscher NetX based"
 463         select ARM_VIC
 464         select CLKSRC_MMIO
 465         select CPU_ARM926T
 466         select GENERIC_CLOCKEVENTS
 467         help
 468           This enables support for systems based on the Hilscher NetX Soc
 469
 470 config ARCH_IOP13XX
 471         bool "IOP13xx-based"
 472         depends on MMU
 473         select CPU_XSC3
 474         select NEED_MACH_MEMORY_H
 475         select NEED_RET_TO_USER
 476         select PCI
 477         select PLAT_IOP
 478         select VMSPLIT_1G
 479         select SPARSE_IRQ
 480         help
 481           Support for Intel's IOP13XX (XScale) family of processors.
 482
 483 config ARCH_IOP32X
 484         bool "IOP32x-based"
 485         depends on MMU
 486         select ARCH_REQUIRE_GPIOLIB
 487         select CPU_XSCALE
 488         select GPIO_IOP
 489         select NEED_RET_TO_USER
 490         select PCI
 491         select PLAT_IOP
 492         help
 493           Support for Intel's 80219 and IOP32X (XScale) family of
 494           processors.
 495
 496 config ARCH_IOP33X
 497         bool "IOP33x-based"
 498         depends on MMU
 499         select ARCH_REQUIRE_GPIOLIB
 500         select CPU_XSCALE
 501         select GPIO_IOP
 502         select NEED_RET_TO_USER
 503         select PCI
 504         select PLAT_IOP
 505         help
 506           Support for Intel's IOP33X (XScale) family of processors.
 507
 508 config ARCH_IXP4XX
 509         bool "IXP4xx-based"
 510         depends on MMU
 511         select ARCH_HAS_DMA_SET_COHERENT_MASK
 512         select ARCH_REQUIRE_GPIOLIB
 513         select ARCH_SUPPORTS_BIG_ENDIAN
 514         select CLKSRC_MMIO
 515         select CPU_XSCALE
 516         select DMABOUNCE if PCI
 517         select GENERIC_CLOCKEVENTS
 518         select MIGHT_HAVE_PCI
 519         select NEED_MACH_IO_H
 520         select USB_EHCI_BIG_ENDIAN_DESC
 521         select USB_EHCI_BIG_ENDIAN_MMIO
 522         help
 523           Support for Intel's IXP4XX (XScale) family of processors.
 524
 525 config ARCH_DOVE
 526         bool "Marvell Dove"
 527         select ARCH_REQUIRE_GPIOLIB
 528         select CPU_PJ4
 529         select GENERIC_CLOCKEVENTS
 530         select MIGHT_HAVE_PCI
 531         select MVEBU_MBUS
 532         select PINCTRL
 533         select PINCTRL_DOVE
 534         select PLAT_ORION_LEGACY
 535         help
 536           Support for the Marvell Dove SoC 88AP510
 537
 538 config ARCH_MV78XX0
 539         bool "Marvell MV78xx0"
 540         select ARCH_REQUIRE_GPIOLIB
 541         select CPU_FEROCEON
 542         select GENERIC_CLOCKEVENTS
 543         select MVEBU_MBUS
 544         select PCI
 545         select PLAT_ORION_LEGACY
 546         help
 547           Support for the following Marvell MV78xx0 series SoCs:
 548           MV781x0, MV782x0.
 549
 550 config ARCH_ORION5X
 551         bool "Marvell Orion"
 552         depends on MMU
 553         select ARCH_REQUIRE_GPIOLIB
 554         select CPU_FEROCEON
 555         select GENERIC_CLOCKEVENTS
 556         select MVEBU_MBUS
 557         select PCI
 558         select PLAT_ORION_LEGACY
 559         help
 560           Support for the following Marvell Orion 5x series SoCs:
 561           Orion-1 (5181), Orion-VoIP (5181L), Orion-NAS (5182),
 562           Orion-2 (5281), Orion-1-90 (6183).
 563
 564 config ARCH_MMP
 565         bool "Marvell PXA168/910/MMP2"
 566         depends on MMU
 567         select ARCH_REQUIRE_GPIOLIB
 568         select CLKDEV_LOOKUP
 569         select GENERIC_ALLOCATOR
 570         select GENERIC_CLOCKEVENTS
 571         select GPIO_PXA
 572         select IRQ_DOMAIN
 573         select MULTI_IRQ_HANDLER
 574         select PINCTRL
 575         select PLAT_PXA
 576         select SPARSE_IRQ
 577         help
 578           Support for Marvell's PXA168/PXA910(MMP) and MMP2 processor line.
 579
 580 config ARCH_KS8695
 581         bool "Micrel/Kendin KS8695"
 582         select ARCH_REQUIRE_GPIOLIB
 583         select CLKSRC_MMIO
 584         select CPU_ARM922T
 585         select GENERIC_CLOCKEVENTS
 586         select NEED_MACH_MEMORY_H
 587         help
 588           Support for Micrel/Kendin KS8695 "Centaur" (ARM922T) based
 589           System-on-Chip devices.
 590
 591 config ARCH_W90X900
 592         bool "Nuvoton W90X900 CPU"
 593         select ARCH_REQUIRE_GPIOLIB
 594         select CLKDEV_LOOKUP
 595         select CLKSRC_MMIO
 596         select CPU_ARM926T
 597         select GENERIC_CLOCKEVENTS
 598         help
 599           Support for Nuvoton (Winbond logic dept.) ARM9 processor,
 600           At present, the w90x900 has been renamed nuc900, regarding
 601           the ARM series product line, you can login the following
 602           link address to know more.
 603
 604           <http://www.nuvoton.com/hq/enu/ProductAndSales/ProductLines/
 605                 ConsumerElectronicsIC/ARMMicrocontroller/ARMMicrocontroller>
 606
 607 config ARCH_LPC32XX
 608         bool "NXP LPC32XX"
 609         select ARCH_REQUIRE_GPIOLIB
 610         select ARM_AMBA
 611         select CLKDEV_LOOKUP
 612         select CLKSRC_MMIO
 613         select CPU_ARM926T
 614         select GENERIC_CLOCKEVENTS
 615         select HAVE_IDE
 616         select USE_OF
 617         help
 618           Support for the NXP LPC32XX family of processors
 619
 620 config ARCH_PXA
 621         bool "PXA2xx/PXA3xx-based"
 622         depends on MMU
 623         select ARCH_MTD_XIP
 624         select ARCH_REQUIRE_GPIOLIB
 625         select ARM_CPU_SUSPEND if PM
 626         select AUTO_ZRELADDR
 627         select CLKDEV_LOOKUP
 628         select CLKSRC_MMIO
 629         select CLKSRC_OF
 630         select GENERIC_CLOCKEVENTS
 631         select GPIO_PXA
 632         select HAVE_IDE
 633         select MULTI_IRQ_HANDLER
 634         select PLAT_PXA
 635         select SPARSE_IRQ
 636         help
 637           Support for Intel/Marvell's PXA2xx/PXA3xx processor line.
 638
 639 config ARCH_MSM
 640         bool "Qualcomm MSM (non-multiplatform)"
 641         select ARCH_REQUIRE_GPIOLIB
 642         select COMMON_CLK
 643         select GENERIC_CLOCKEVENTS
 644         help
 645           Support for Qualcomm MSM/QSD based systems.  This runs on the
 646           apps processor of the MSM/QSD and depends on a shared memory
 647           interface to the modem processor which runs the baseband
 648           stack and controls some vital subsystems
 649           (clock and power control, etc).
 650
 651 config ARCH_SHMOBILE_LEGACY
 652         bool "Renesas ARM SoCs (non-multiplatform)"
 653         select ARCH_SHMOBILE
 654         select ARM_PATCH_PHYS_VIRT if MMU
 655         select CLKDEV_LOOKUP
 656         select CPU_V7
 657         select GENERIC_CLOCKEVENTS
 658         select HAVE_ARM_SCU if SMP
 659         select HAVE_ARM_TWD if SMP
 660         select HAVE_MACH_CLKDEV
 661         select HAVE_SMP
 662         select MIGHT_HAVE_CACHE_L2X0
 663         select MULTI_IRQ_HANDLER
 664         select NO_IOPORT_MAP
 665         select PINCTRL
 666         select PM_GENERIC_DOMAINS if PM
 667         select SH_CLK_CPG
 668         select SPARSE_IRQ
 669         help
 670           Support for Renesas ARM SoC platforms using a non-multiplatform
 671           kernel. This includes the SH-Mobile, R-Mobile, EMMA-Mobile, R-Car
 672           and RZ families.
 673
 674 config ARCH_RPC
 675         bool "RiscPC"
 676         select ARCH_ACORN
 677         select ARCH_MAY_HAVE_PC_FDC
 678         select ARCH_SPARSEMEM_ENABLE
 679         select ARCH_USES_GETTIMEOFFSET
 680         select CPU_SA110
 681         select FIQ
 682         select HAVE_IDE
 683         select HAVE_PATA_PLATFORM
 684         select ISA_DMA_API
 685         select NEED_MACH_IO_H
 686         select NEED_MACH_MEMORY_H
 687         select NO_IOPORT_MAP
 688         select VIRT_TO_BUS
 689         help
 690           On the Acorn Risc-PC, Linux can support the internal IDE disk and
 691           CD-ROM interface, serial and parallel port, and the floppy drive.
 692
 693 config ARCH_SA1100
 694         bool "SA1100-based"
 695         select ARCH_MTD_XIP
 696         select ARCH_REQUIRE_GPIOLIB
 697         select ARCH_SPARSEMEM_ENABLE
 698         select CLKDEV_LOOKUP
 699         select CLKSRC_MMIO
 700         select CPU_FREQ
 701         select CPU_SA1100
 702         select GENERIC_CLOCKEVENTS
 703         select HAVE_IDE
 704         select ISA
 705         select NEED_MACH_MEMORY_H
 706         select SPARSE_IRQ
 707         help
 708           Support for StrongARM 11x0 based boards.
 709
 710 config ARCH_S3C24XX
 711         bool "Samsung S3C24XX SoCs"
 712         select ARCH_REQUIRE_GPIOLIB
 713         select ATAGS
 714         select CLKDEV_LOOKUP
 715         select CLKSRC_SAMSUNG_PWM
 716         select GENERIC_CLOCKEVENTS
 717         select GPIO_SAMSUNG
 718         select HAVE_S3C2410_I2C if I2C
 719         select HAVE_S3C2410_WATCHDOG if WATCHDOG
 720         select HAVE_S3C_RTC if RTC_CLASS
 721         select MULTI_IRQ_HANDLER
 722         select NEED_MACH_IO_H
 723         select SAMSUNG_ATAGS
 724         help
 725           Samsung S3C2410, S3C2412, S3C2413, S3C2416, S3C2440, S3C2442, S3C2443
 726           and S3C2450 SoCs based systems, such as the Simtec Electronics BAST
 727           (<http://www.simtec.co.uk/products/EB110ITX/>), the IPAQ 1940 or the
 728           Samsung SMDK2410 development board (and derivatives).
 729
 730 config ARCH_S3C64XX
 731         bool "Samsung S3C64XX"
 732         select ARCH_REQUIRE_GPIOLIB
 733         select ARM_AMBA
 734         select ARM_VIC
 735         select ATAGS
 736         select CLKDEV_LOOKUP
 737         select CLKSRC_SAMSUNG_PWM
 738         select COMMON_CLK_SAMSUNG
 739         select CPU_V6K
 740         select GENERIC_CLOCKEVENTS
 741         select GPIO_SAMSUNG
 742         select HAVE_S3C2410_I2C if I2C
 743         select HAVE_S3C2410_WATCHDOG if WATCHDOG
 744         select HAVE_TCM
 745         select NO_IOPORT_MAP
 746         select PLAT_SAMSUNG
 747         select PM_GENERIC_DOMAINS if PM
 748         select S3C_DEV_NAND
 749         select S3C_GPIO_TRACK
 750         select SAMSUNG_ATAGS
 751         select SAMSUNG_WAKEMASK
 752         select SAMSUNG_WDT_RESET
 753         help
 754           Samsung S3C64XX series based systems
 755
 756 config ARCH_DAVINCI
 757         bool "TI DaVinci"
 758         select ARCH_HAS_HOLES_MEMORYMODEL
 759         select ARCH_REQUIRE_GPIOLIB
 760         select CLKDEV_LOOKUP
 761         select GENERIC_ALLOCATOR
 762         select GENERIC_CLOCKEVENTS
 763         select GENERIC_IRQ_CHIP
 764         select HAVE_IDE
 765         select TI_PRIV_EDMA
 766         select USE_OF
 767         select ZONE_DMA
 768         help
 769           Support for TI's DaVinci platform.
 770
 771 config ARCH_OMAP1
 772         bool "TI OMAP1"
 773         depends on MMU
 774         select ARCH_HAS_HOLES_MEMORYMODEL
 775         select ARCH_OMAP
 776         select ARCH_REQUIRE_GPIOLIB
 777         select CLKDEV_LOOKUP
 778         select CLKSRC_MMIO
 779         select GENERIC_CLOCKEVENTS
 780         select GENERIC_IRQ_CHIP
 781         select HAVE_IDE
 782         select IRQ_DOMAIN
 783         select NEED_MACH_IO_H if PCCARD
 784         select NEED_MACH_MEMORY_H
 785         help
 786           Support for older TI OMAP1 (omap7xx, omap15xx or omap16xx)
 787
 788 endchoice
 789
 790 menu "Multiple platform selection"
 791         depends on ARCH_MULTIPLATFORM
 792
 793 comment "CPU Core family selection"
 794
 795 config ARCH_MULTI_V4
 796         bool "ARMv4 based platforms (FA526)"
 797         depends on !ARCH_MULTI_V6_V7
 798         select ARCH_MULTI_V4_V5
 799         select CPU_FA526
 800
 801 config ARCH_MULTI_V4T
 802         bool "ARMv4T based platforms (ARM720T, ARM920T, ...)"
 803         depends on !ARCH_MULTI_V6_V7
 804         select ARCH_MULTI_V4_V5
 805         select CPU_ARM920T if !(CPU_ARM7TDMI || CPU_ARM720T || \
 806                 CPU_ARM740T || CPU_ARM9TDMI || CPU_ARM922T || \
 807                 CPU_ARM925T || CPU_ARM940T)
 808
 809 config ARCH_MULTI_V5
 810         bool "ARMv5 based platforms (ARM926T, XSCALE, PJ1, ...)"
 811         depends on !ARCH_MULTI_V6_V7
 812         select ARCH_MULTI_V4_V5
 813         select CPU_ARM926T if !(CPU_ARM946E || CPU_ARM1020 || \
 814                 CPU_ARM1020E || CPU_ARM1022 || CPU_ARM1026 || \
 815                 CPU_XSCALE || CPU_XSC3 || CPU_MOHAWK || CPU_FEROCEON)
 816
 817 config ARCH_MULTI_V4_V5
 818         bool
 819
 820 config ARCH_MULTI_V6
 821         bool "ARMv6 based platforms (ARM11)"
 822         select ARCH_MULTI_V6_V7
 823         select CPU_V6K
 824
 825 config ARCH_MULTI_V7
 826         bool "ARMv7 based platforms (Cortex-A, PJ4, Scorpion, Krait)"
 827         default y
 828         select ARCH_MULTI_V6_V7
 829         select CPU_V7
 830         select HAVE_SMP
 831
 832 config ARCH_MULTI_V6_V7
 833         bool
 834         select MIGHT_HAVE_CACHE_L2X0
 835
 836 config ARCH_MULTI_CPU_AUTO
 837         def_bool !(ARCH_MULTI_V4 || ARCH_MULTI_V4T || ARCH_MULTI_V6_V7)
 838         select ARCH_MULTI_V5
 839
 840 endmenu
 841
 842 config ARCH_VIRT
 843         bool "Dummy Virtual Machine" if ARCH_MULTI_V7
 844         select ARM_AMBA
 845         select ARM_GIC
 846         select ARM_PSCI
 847         select HAVE_ARM_ARCH_TIMER
 848
 849 #
 850 # This is sorted alphabetically by mach-* pathname.  However, plat-*
 851 # Kconfigs may be included either alphabetically (according to the
 852 # plat- suffix) or along side the corresponding mach-* source.
 853 #
 854 source "arch/arm/mach-mvebu/Kconfig"
 855
 856 source "arch/arm/mach-at91/Kconfig"
 857
 858 source "arch/arm/mach-axxia/Kconfig"
 859
 860 source "arch/arm/mach-bcm/Kconfig"
 861
 862 source "arch/arm/mach-berlin/Kconfig"
 863
 864 source "arch/arm/mach-clps711x/Kconfig"
 865
 866 source "arch/arm/mach-cns3xxx/Kconfig"
 867
 868 source "arch/arm/mach-davinci/Kconfig"
 869
 870 source "arch/arm/mach-dove/Kconfig"
 871
 872 source "arch/arm/mach-ep93xx/Kconfig"
 873
 874 source "arch/arm/mach-footbridge/Kconfig"
 875
 876 source "arch/arm/mach-gemini/Kconfig"
 877
 878 source "arch/arm/mach-highbank/Kconfig"
 879
 880 source "arch/arm/mach-hisi/Kconfig"
 881
 882 source "arch/arm/mach-integrator/Kconfig"
 883
 884 source "arch/arm/mach-iop32x/Kconfig"
 885
 886 source "arch/arm/mach-iop33x/Kconfig"
 887
 888 source "arch/arm/mach-iop13xx/Kconfig"
 889
 890 source "arch/arm/mach-ixp4xx/Kconfig"
 891
 892 source "arch/arm/mach-keystone/Kconfig"
 893
 894 source "arch/arm/mach-ks8695/Kconfig"
 895
 896 source "arch/arm/mach-meson/Kconfig"
 897
 898 source "arch/arm/mach-msm/Kconfig"
 899
 900 source "arch/arm/mach-moxart/Kconfig"
 901
 902 source "arch/arm/mach-mv78xx0/Kconfig"
 903
 904 source "arch/arm/mach-imx/Kconfig"
 905
 906 source "arch/arm/mach-mediatek/Kconfig"
 907
 908 source "arch/arm/mach-mxs/Kconfig"
 909
 910 source "arch/arm/mach-netx/Kconfig"
 911
 912 source "arch/arm/mach-nomadik/Kconfig"
 913
 914 source "arch/arm/mach-nspire/Kconfig"
 915
 916 source "arch/arm/plat-omap/Kconfig"
 917
 918 source "arch/arm/mach-omap1/Kconfig"
 919
 920 source "arch/arm/mach-omap2/Kconfig"
 921
 922 source "arch/arm/mach-orion5x/Kconfig"
 923
 924 source "arch/arm/mach-picoxcell/Kconfig"
 925
 926 source "arch/arm/mach-pxa/Kconfig"
 927 source "arch/arm/plat-pxa/Kconfig"
 928
 929 source "arch/arm/mach-mmp/Kconfig"
 930
 931 source "arch/arm/mach-qcom/Kconfig"
 932
 933 source "arch/arm/mach-realview/Kconfig"
 934
 935 source "arch/arm/mach-rockchip/Kconfig"
 936
 937 source "arch/arm/mach-sa1100/Kconfig"
 938
 939 source "arch/arm/mach-socfpga/Kconfig"
 940
 941 source "arch/arm/mach-spear/Kconfig"
 942
 943 source "arch/arm/mach-sti/Kconfig"
 944
 945 source "arch/arm/mach-s3c24xx/Kconfig"
 946
 947 source "arch/arm/mach-s3c64xx/Kconfig"
 948
 949 source "arch/arm/mach-s5pv210/Kconfig"
 950
 951 source "arch/arm/mach-exynos/Kconfig"
 952 source "arch/arm/plat-samsung/Kconfig"
 953
 954 source "arch/arm/mach-shmobile/Kconfig"
 955
 956 source "arch/arm/mach-sunxi/Kconfig"
 957
 958 source "arch/arm/mach-prima2/Kconfig"
 959
 960 source "arch/arm/mach-tegra/Kconfig"
 961
 962 source "arch/arm/mach-u300/Kconfig"
 963
 964 source "arch/arm/mach-ux500/Kconfig"
 965
 966 source "arch/arm/mach-versatile/Kconfig"
 967
 968 source "arch/arm/mach-vexpress/Kconfig"
 969 source "arch/arm/plat-versatile/Kconfig"
 970
 971 source "arch/arm/mach-vt8500/Kconfig"
 972
 973 source "arch/arm/mach-w90x900/Kconfig"
 974
 975 source "arch/arm/mach-zynq/Kconfig"
 976
 977 # Definitions to make life easier
 978 config ARCH_ACORN
 979         bool
 980
 981 config PLAT_IOP
 982         bool
 983         select GENERIC_CLOCKEVENTS
 984
 985 config PLAT_ORION
 986         bool
 987         select CLKSRC_MMIO
 988         select COMMON_CLK
 989         select GENERIC_IRQ_CHIP
 990         select IRQ_DOMAIN
 991
 992 config PLAT_ORION_LEGACY
 993         bool
 994         select PLAT_ORION
 995
 996 config PLAT_PXA
 997         bool
 998
 999 config PLAT_VERSATILE
1000         bool
1001
1002 config ARM_TIMER_SP804
1003         bool
1004         select CLKSRC_MMIO
1005         select CLKSRC_OF if OF
1006
1007 source "arch/arm/firmware/Kconfig"
1008
1009 source arch/arm/mm/Kconfig
1010
1011 config IWMMXT
1012         bool "Enable iWMMXt support"
1013         depends on CPU_XSCALE || CPU_XSC3 || CPU_MOHAWK || CPU_PJ4 || CPU_PJ4B
1014         default y if PXA27x || PXA3xx || ARCH_MMP || CPU_PJ4 || CPU_PJ4B
1015         help
1016           Enable support for iWMMXt context switching at run time if
1017           running on a CPU that supports it.
1018
1019 config MULTI_IRQ_HANDLER
1020         bool
1021         help
1022           Allow each machine to specify it's own IRQ handler at run time.
1023
1024 if !MMU
1025 source "arch/arm/Kconfig-nommu"
1026 endif
1027
1028 config PJ4B_ERRATA_4742
1029         bool "PJ4B Errata 4742: IDLE Wake Up Commands can Cause the CPU Core to Cease Operation"
1030         depends on CPU_PJ4B && MACH_ARMADA_370
1031         default y
1032         help
1033           When coming out of either a Wait for Interrupt (WFI) or a Wait for
1034           Event (WFE) IDLE states, a specific timing sensitivity exists between
1035           the retiring WFI/WFE instructions and the newly issued subsequent
1036           instructions.  This sensitivity can result in a CPU hang scenario.
1037           Workaround:
1038           The software must insert either a Data Synchronization Barrier (DSB)
1039           or Data Memory Barrier (DMB) command immediately after the WFI/WFE
1040           instruction
1041
1042 config ARM_ERRATA_326103
1043         bool "ARM errata: FSR write bit incorrect on a SWP to read-only memory"
1044         depends on CPU_V6
1045         help
1046           Executing a SWP instruction to read-only memory does not set bit 11
1047           of the FSR on the ARM 1136 prior to r1p0. This causes the kernel to
1048           treat the access as a read, preventing a COW from occurring and
1049           causing the faulting task to livelock.
1050
1051 config ARM_ERRATA_411920
1052         bool "ARM errata: Invalidation of the Instruction Cache operation can fail"
1053         depends on CPU_V6 || CPU_V6K
1054         help
1055           Invalidation of the Instruction Cache operation can
1056           fail. This erratum is present in 1136 (before r1p4), 1156 and 1176.
1057           It does not affect the MPCore. This option enables the ARM Ltd.
1058           recommended workaround.
1059
1060 config ARM_ERRATA_430973
1061         bool "ARM errata: Stale prediction on replaced interworking branch"
1062         depends on CPU_V7
1063         help
1064           This option enables the workaround for the 430973 Cortex-A8
1065           (r1p0..r1p2) erratum. If a code sequence containing an ARM/Thumb
1066           interworking branch is replaced with another code sequence at the
1067           same virtual address, whether due to self-modifying code or virtual
1068           to physical address re-mapping, Cortex-A8 does not recover from the
1069           stale interworking branch prediction. This results in Cortex-A8
1070           executing the new code sequence in the incorrect ARM or Thumb state.
1071           The workaround enables the BTB/BTAC operations by setting ACTLR.IBE
1072           and also flushes the branch target cache at every context switch.
1073           Note that setting specific bits in the ACTLR register may not be
1074           available in non-secure mode.
1075
1076 config ARM_ERRATA_458693
1077         bool "ARM errata: Processor deadlock when a false hazard is created"
1078         depends on CPU_V7
1079         depends on !ARCH_MULTIPLATFORM
1080         help
1081           This option enables the workaround for the 458693 Cortex-A8 (r2p0)
1082           erratum. For very specific sequences of memory operations, it is
1083           possible for a hazard condition intended for a cache line to instead
1084           be incorrectly associated with a different cache line. This false
1085           hazard might then cause a processor deadlock. The workaround enables
1086           the L1 caching of the NEON accesses and disables the PLD instruction
1087           in the ACTLR register. Note that setting specific bits in the ACTLR
1088           register may not be available in non-secure mode.
1089
1090 config ARM_ERRATA_460075
1091         bool "ARM errata: Data written to the L2 cache can be overwritten with stale data"
1092         depends on CPU_V7
1093         depends on !ARCH_MULTIPLATFORM
1094         help
1095           This option enables the workaround for the 460075 Cortex-A8 (r2p0)
1096           erratum. Any asynchronous access to the L2 cache may encounter a
1097           situation in which recent store transactions to the L2 cache are lost
1098           and overwritten with stale memory contents from external memory. The
1099           workaround disables the write-allocate mode for the L2 cache via the
1100           ACTLR register. Note that setting specific bits in the ACTLR register
1101           may not be available in non-secure mode.
1102
1103 config ARM_ERRATA_742230
1104         bool "ARM errata: DMB operation may be faulty"
1105         depends on CPU_V7 && SMP
1106         depends on !ARCH_MULTIPLATFORM
1107         help
1108           This option enables the workaround for the 742230 Cortex-A9
1109           (r1p0..r2p2) erratum. Under rare circumstances, a DMB instruction
1110           between two write operations may not ensure the correct visibility
1111           ordering of the two writes. This workaround sets a specific bit in
1112           the diagnostic register of the Cortex-A9 which causes the DMB
1113           instruction to behave as a DSB, ensuring the correct behaviour of
1114           the two writes.
1115
1116 config ARM_ERRATA_742231
1117         bool "ARM errata: Incorrect hazard handling in the SCU may lead to data corruption"
1118         depends on CPU_V7 && SMP
1119         depends on !ARCH_MULTIPLATFORM
1120         help
1121           This option enables the workaround for the 742231 Cortex-A9
1122           (r2p0..r2p2) erratum. Under certain conditions, specific to the
1123           Cortex-A9 MPCore micro-architecture, two CPUs working in SMP mode,
1124           accessing some data located in the same cache line, may get corrupted
1125           data due to bad handling of the address hazard when the line gets
1126           replaced from one of the CPUs at the same time as another CPU is
1127           accessing it. This workaround sets specific bits in the diagnostic
1128           register of the Cortex-A9 which reduces the linefill issuing
1129           capabilities of the processor.
1130
1131 config ARM_ERRATA_643719
1132         bool "ARM errata: LoUIS bit field in CLIDR register is incorrect"
1133         depends on CPU_V7 && SMP
1134         help
1135           This option enables the workaround for the 643719 Cortex-A9 (prior to
1136           r1p0) erratum. On affected cores the LoUIS bit field of the CLIDR
1137           register returns zero when it should return one. The workaround
1138           corrects this value, ensuring cache maintenance operations which use
1139           it behave as intended and avoiding data corruption.
1140
1141 config ARM_ERRATA_720789
1142         bool "ARM errata: TLBIASIDIS and TLBIMVAIS operations can broadcast a faulty ASID"
1143         depends on CPU_V7
1144         help
1145           This option enables the workaround for the 720789 Cortex-A9 (prior to
1146           r2p0) erratum. A faulty ASID can be sent to the other CPUs for the
1147           broadcasted CP15 TLB maintenance operations TLBIASIDIS and TLBIMVAIS.
1148           As a consequence of this erratum, some TLB entries which should be
1149           invalidated are not, resulting in an incoherency in the system page
1150           tables. The workaround changes the TLB flushing routines to invalidate
1151           entries regardless of the ASID.
1152
1153 config ARM_ERRATA_743622
1154         bool "ARM errata: Faulty hazard checking in the Store Buffer may lead to data corruption"
1155         depends on CPU_V7
1156         depends on !ARCH_MULTIPLATFORM
1157         help
1158           This option enables the workaround for the 743622 Cortex-A9
1159           (r2p*) erratum. Under very rare conditions, a faulty
1160           optimisation in the Cortex-A9 Store Buffer may lead to data
1161           corruption. This workaround sets a specific bit in the diagnostic
1162           register of the Cortex-A9 which disables the Store Buffer
1163           optimisation, preventing the defect from occurring. This has no
1164           visible impact on the overall performance or power consumption of the
1165           processor.
1166
1167 config ARM_ERRATA_751472
1168         bool "ARM errata: Interrupted ICIALLUIS may prevent completion of broadcasted operation"
1169         depends on CPU_V7
1170         depends on !ARCH_MULTIPLATFORM
1171         help
1172           This option enables the workaround for the 751472 Cortex-A9 (prior
1173           to r3p0) erratum. An interrupted ICIALLUIS operation may prevent the
1174           completion of a following broadcasted operation if the second
1175           operation is received by a CPU before the ICIALLUIS has completed,
1176           potentially leading to corrupted entries in the cache or TLB.
1177
1178 config ARM_ERRATA_754322
1179         bool "ARM errata: possible faulty MMU translations following an ASID switch"
1180         depends on CPU_V7
1181         help
1182           This option enables the workaround for the 754322 Cortex-A9 (r2p*,
1183           r3p*) erratum. A speculative memory access may cause a page table walk
1184           which starts prior to an ASID switch but completes afterwards. This
1185           can populate the micro-TLB with a stale entry which may be hit with
1186           the new ASID. This workaround places two dsb instructions in the mm
1187           switching code so that no page table walks can cross the ASID switch.
1188
1189 config ARM_ERRATA_754327
1190         bool "ARM errata: no automatic Store Buffer drain"
1191         depends on CPU_V7 && SMP
1192         help
1193           This option enables the workaround for the 754327 Cortex-A9 (prior to
1194           r2p0) erratum. The Store Buffer does not have any automatic draining
1195           mechanism and therefore a livelock may occur if an external agent
1196           continuously polls a memory location waiting to observe an update.
1197           This workaround defines cpu_relax() as smp_mb(), preventing correctly
1198           written polling loops from denying visibility of updates to memory.
1199
1200 config ARM_ERRATA_364296
1201         bool "ARM errata: Possible cache data corruption with hit-under-miss enabled"
1202         depends on CPU_V6
1203         help
1204           This options enables the workaround for the 364296 ARM1136
1205           r0p2 erratum (possible cache data corruption with
1206           hit-under-miss enabled). It sets the undocumented bit 31 in
1207           the auxiliary control register and the FI bit in the control
1208           register, thus disabling hit-under-miss without putting the
1209           processor into full low interrupt latency mode. ARM11MPCore
1210           is not affected.
1211
1212 config ARM_ERRATA_764369
1213         bool "ARM errata: Data cache line maintenance operation by MVA may not succeed"
1214         depends on CPU_V7 && SMP
1215         help
1216           This option enables the workaround for erratum 764369
1217           affecting Cortex-A9 MPCore with two or more processors (all
1218           current revisions). Under certain timing circumstances, a data
1219           cache line maintenance operation by MVA targeting an Inner
1220           Shareable memory region may fail to proceed up to either the
1221           Point of Coherency or to the Point of Unification of the
1222           system. This workaround adds a DSB instruction before the
1223           relevant cache maintenance functions and sets a specific bit
1224           in the diagnostic control register of the SCU.
1225
1226 config ARM_ERRATA_775420
1227        bool "ARM errata: A data cache maintenance operation which aborts, might lead to deadlock"
1228        depends on CPU_V7
1229        help
1230          This option enables the workaround for the 775420 Cortex-A9 (r2p2,
1231          r2p6,r2p8,r2p10,r3p0) erratum. In case a date cache maintenance
1232          operation aborts with MMU exception, it might cause the processor
1233          to deadlock. This workaround puts DSB before executing ISB if
1234          an abort may occur on cache maintenance.
1235
1236 config ARM_ERRATA_798181
1237         bool "ARM errata: TLBI/DSB failure on Cortex-A15"
1238         depends on CPU_V7 && SMP
1239         help
1240           On Cortex-A15 (r0p0..r3p2) the TLBI*IS/DSB operations are not
1241           adequately shooting down all use of the old entries. This
1242           option enables the Linux kernel workaround for this erratum
1243           which sends an IPI to the CPUs that are running the same ASID
1244           as the one being invalidated.
1245
1246 config ARM_ERRATA_773022
1247         bool "ARM errata: incorrect instructions may be executed from loop buffer"
1248         depends on CPU_V7
1249         help
1250           This option enables the workaround for the 773022 Cortex-A15
1251           (up to r0p4) erratum. In certain rare sequences of code, the
1252           loop buffer may deliver incorrect instructions. This
1253           workaround disables the loop buffer to avoid the erratum.
1254
1255 endmenu
1256
1257 source "arch/arm/common/Kconfig"
1258
1259 menu "Bus support"
1260
1261 config ARM_AMBA
1262         bool
1263
1264 config ISA
1265         bool
1266         help
1267           Find out whether you have ISA slots on your motherboard.  ISA is the
1268           name of a bus system, i.e. the way the CPU talks to the other stuff
1269           inside your box.  Other bus systems are PCI, EISA, MicroChannel
1270           (MCA) or VESA.  ISA is an older system, now being displaced by PCI;
1271           newer boards don't support it.  If you have ISA, say Y, otherwise N.
1272
1273 # Select ISA DMA controller support
1274 config ISA_DMA
1275         bool
1276         select ISA_DMA_API
1277
1278 # Select ISA DMA interface
1279 config ISA_DMA_API
1280         bool
1281
1282 config PCI
1283         bool "PCI support" if MIGHT_HAVE_PCI
1284         help
1285           Find out whether you have a PCI motherboard. PCI is the name of a
1286           bus system, i.e. the way the CPU talks to the other stuff inside
1287           your box. Other bus systems are ISA, EISA, MicroChannel (MCA) or
1288           VESA. If you have PCI, say Y, otherwise N.
1289
1290 config PCI_DOMAINS
1291         bool
1292         depends on PCI
1293
1294 config PCI_NANOENGINE
1295         bool "BSE nanoEngine PCI support"
1296         depends on SA1100_NANOENGINE
1297         help
1298           Enable PCI on the BSE nanoEngine board.
1299
1300 config PCI_SYSCALL
1301         def_bool PCI
1302
1303 config PCI_HOST_ITE8152
1304         bool
1305         depends on PCI && MACH_ARMCORE
1306         default y
1307         select DMABOUNCE
1308
1309 source "drivers/pci/Kconfig"
1310 source "drivers/pci/pcie/Kconfig"
1311
1312 source "drivers/pcmcia/Kconfig"
1313
1314 endmenu
1315
1316 menu "Kernel Features"
1317
1318 config HAVE_SMP
1319         bool
1320         help
1321           This option should be selected by machines which have an SMP-
1322           capable CPU.
1323
1324           The only effect of this option is to make the SMP-related
1325           options available to the user for configuration.
1326
1327 config SMP
1328         bool "Symmetric Multi-Processing"
1329         depends on CPU_V6K || CPU_V7
1330         depends on GENERIC_CLOCKEVENTS
1331         depends on HAVE_SMP
1332         depends on MMU || ARM_MPU
1333         help
1334           This enables support for systems with more than one CPU. If you have
1335           a system with only one CPU, say N. If you have a system with more
1336           than one CPU, say Y.
1337
1338           If you say N here, the kernel will run on uni- and multiprocessor
1339           machines, but will use only one CPU of a multiprocessor machine. If
1340           you say Y here, the kernel will run on many, but not all,
1341           uniprocessor machines. On a uniprocessor machine, the kernel
1342           will run faster if you say N here.
1343
1344           See also <file:Documentation/x86/i386/IO-APIC.txt>,
1345           <file:Documentation/nmi_watchdog.txt> and the SMP-HOWTO available at
1346           <http://tldp.org/HOWTO/SMP-HOWTO.html>.
1347
1348           If you don't know what to do here, say N.
1349
1350 config SMP_ON_UP
1351         bool "Allow booting SMP kernel on uniprocessor systems (EXPERIMENTAL)"
1352         depends on SMP && !XIP_KERNEL && MMU
1353         default y
1354         help
1355           SMP kernels contain instructions which fail on non-SMP processors.
1356           Enabling this option allows the kernel to modify itself to make
1357           these instructions safe.  Disabling it allows about 1K of space
1358           savings.
1359
1360           If you don't know what to do here, say Y.
1361
1362 config ARM_CPU_TOPOLOGY
1363         bool "Support cpu topology definition"
1364         depends on SMP && CPU_V7
1365         default y
1366         help
1367           Support ARM cpu topology definition. The MPIDR register defines
1368           affinity between processors which is then used to describe the cpu
1369           topology of an ARM System.
1370
1371 config SCHED_MC
1372         bool "Multi-core scheduler support"
1373         depends on ARM_CPU_TOPOLOGY
1374         help
1375           Multi-core scheduler support improves the CPU scheduler's decision
1376           making when dealing with multi-core CPU chips at a cost of slightly
1377           increased overhead in some places. If unsure say N here.
1378
1379 config SCHED_SMT
1380         bool "SMT scheduler support"
1381         depends on ARM_CPU_TOPOLOGY
1382         help
1383           Improves the CPU scheduler's decision making when dealing with
1384           MultiThreading at a cost of slightly increased overhead in some
1385           places. If unsure say N here.
1386
1387 config HAVE_ARM_SCU
1388         bool
1389         help
1390           This option enables support for the ARM system coherency unit
1391
1392 config HAVE_ARM_ARCH_TIMER
1393         bool "Architected timer support"
1394         depends on CPU_V7
1395         select ARM_ARCH_TIMER
1396         select GENERIC_CLOCKEVENTS
1397         help
1398           This option enables support for the ARM architected timer
1399
1400 config HAVE_ARM_TWD
1401         bool
1402         depends on SMP
1403         select CLKSRC_OF if OF
1404         help
1405           This options enables support for the ARM timer and watchdog unit
1406
1407 config MCPM
1408         bool "Multi-Cluster Power Management"
1409         depends on CPU_V7 && SMP
1410         help
1411           This option provides the common power management infrastructure
1412           for (multi-)cluster based systems, such as big.LITTLE based
1413           systems.
1414
1415 config MCPM_QUAD_CLUSTER
1416         bool
1417         depends on MCPM
1418         help
1419           To avoid wasting resources unnecessarily, MCPM only supports up
1420           to 2 clusters by default.
1421           Platforms with 3 or 4 clusters that use MCPM must select this
1422           option to allow the additional clusters to be managed.
1423
1424 config BIG_LITTLE
1425         bool "big.LITTLE support (Experimental)"
1426         depends on CPU_V7 && SMP
1427         select MCPM
1428         help
1429           This option enables support selections for the big.LITTLE
1430           system architecture.
1431
1432 config BL_SWITCHER
1433         bool "big.LITTLE switcher support"
1434         depends on BIG_LITTLE && MCPM && HOTPLUG_CPU
1435         select ARM_CPU_SUSPEND
1436         select CPU_PM
1437         help
1438           The big.LITTLE "switcher" provides the core functionality to
1439           transparently handle transition between a cluster of A15's
1440           and a cluster of A7's in a big.LITTLE system.
1441
1442 config BL_SWITCHER_DUMMY_IF
1443         tristate "Simple big.LITTLE switcher user interface"
1444         depends on BL_SWITCHER && DEBUG_KERNEL
1445         help
1446           This is a simple and dummy char dev interface to control
1447           the big.LITTLE switcher core code.  It is meant for
1448           debugging purposes only.
1449
1450 choice
1451         prompt "Memory split"
1452         depends on MMU
1453         default VMSPLIT_3G
1454         help
1455           Select the desired split between kernel and user memory.
1456
1457           If you are not absolutely sure what you are doing, leave this
1458           option alone!
1459
1460         config VMSPLIT_3G
1461                 bool "3G/1G user/kernel split"
1462         config VMSPLIT_2G
1463                 bool "2G/2G user/kernel split"
1464         config VMSPLIT_1G
1465                 bool "1G/3G user/kernel split"
1466 endchoice
1467
1468 config PAGE_OFFSET
1469         hex
1470         default PHYS_OFFSET if !MMU
1471         default 0x40000000 if VMSPLIT_1G
1472         default 0x80000000 if VMSPLIT_2G
1473         default 0xC0000000
1474
1475 config NR_CPUS
1476         int "Maximum number of CPUs (2-32)"
1477         range 2 32
1478         depends on SMP
1479         default "4"
1480
1481 config HOTPLUG_CPU
1482         bool "Support for hot-pluggable CPUs"
1483         depends on SMP
1484         help
1485           Say Y here to experiment with turning CPUs off and on.  CPUs
1486           can be controlled through /sys/devices/system/cpu.
1487
1488 config ARM_PSCI
1489         bool "Support for the ARM Power State Coordination Interface (PSCI)"
1490         depends on CPU_V7
1491         help
1492           Say Y here if you want Linux to communicate with system firmware
1493           implementing the PSCI specification for CPU-centric power
1494           management operations described in ARM document number ARM DEN
1495           0022A ("Power State Coordination Interface System Software on
1496           ARM processors").
1497
1498 # The GPIO number here must be sorted by descending number. In case of
1499 # a multiplatform kernel, we just want the highest value required by the
1500 # selected platforms.
1501 config ARCH_NR_GPIO
1502         int
1503         default 1024 if ARCH_SHMOBILE || ARCH_TEGRA
1504         default 512 if ARCH_EXYNOS || ARCH_KEYSTONE || SOC_OMAP5 || \
1505                 SOC_DRA7XX || ARCH_S3C24XX || ARCH_S3C64XX || ARCH_S5PV210
1506         default 416 if ARCH_SUNXI
1507         default 392 if ARCH_U8500
1508         default 352 if ARCH_VT8500
1509         default 288 if ARCH_ROCKCHIP
1510         default 264 if MACH_H4700
1511         default 0
1512         help
1513           Maximum number of GPIOs in the system.
1514
1515           If unsure, leave the default value.
1516
1517 source kernel/Kconfig.preempt
1518
1519 config HZ_FIXED
1520         int
1521         default 200 if ARCH_EBSA110 || ARCH_S3C24XX || \
1522                 ARCH_S5PV210 || ARCH_EXYNOS4
1523         default AT91_TIMER_HZ if ARCH_AT91
1524         default SHMOBILE_TIMER_HZ if ARCH_SHMOBILE_LEGACY
1525         default 0
1526
1527 choice
1528         depends on HZ_FIXED = 0
1529         prompt "Timer frequency"
1530
1531 config HZ_100
1532         bool "100 Hz"
1533
1534 config HZ_200
1535         bool "200 Hz"
1536
1537 config HZ_250
1538         bool "250 Hz"
1539
1540 config HZ_300
1541         bool "300 Hz"
1542
1543 config HZ_500
1544         bool "500 Hz"
1545
1546 config HZ_1000
1547         bool "1000 Hz"
1548
1549 endchoice
1550
1551 config HZ
1552         int
1553         default HZ_FIXED if HZ_FIXED != 0
1554         default 100 if HZ_100
1555         default 200 if HZ_200
1556         default 250 if HZ_250
1557         default 300 if HZ_300
1558         default 500 if HZ_500
1559         default 1000
1560
1561 config SCHED_HRTICK
1562         def_bool HIGH_RES_TIMERS
1563
1564 config THUMB2_KERNEL
1565         bool "Compile the kernel in Thumb-2 mode" if !CPU_THUMBONLY
1566         depends on (CPU_V7 || CPU_V7M) && !CPU_V6 && !CPU_V6K
1567         default y if CPU_THUMBONLY
1568         select AEABI
1569         select ARM_ASM_UNIFIED
1570         select ARM_UNWIND
1571         help
1572           By enabling this option, the kernel will be compiled in
1573           Thumb-2 mode. A compiler/assembler that understand the unified
1574           ARM-Thumb syntax is needed.
1575
1576           If unsure, say N.
1577
1578 config THUMB2_AVOID_R_ARM_THM_JUMP11
1579         bool "Work around buggy Thumb-2 short branch relocations in gas"
1580         depends on THUMB2_KERNEL && MODULES
1581         default y
1582         help
1583           Various binutils versions can resolve Thumb-2 branches to
1584           locally-defined, preemptible global symbols as short-range "b.n"
1585           branch instructions.
1586
1587           This is a problem, because there's no guarantee the final
1588           destination of the symbol, or any candidate locations for a
1589           trampoline, are within range of the branch.  For this reason, the
1590           kernel does not support fixing up the R_ARM_THM_JUMP11 (102)
1591           relocation in modules at all, and it makes little sense to add
1592           support.
1593
1594           The symptom is that the kernel fails with an "unsupported
1595           relocation" error when loading some modules.
1596
1597           Until fixed tools are available, passing
1598           -fno-optimize-sibling-calls to gcc should prevent gcc generating
1599           code which hits this problem, at the cost of a bit of extra runtime
1600           stack usage in some cases.
1601
1602           The problem is described in more detail at:
1603               https://bugs.launchpad.net/binutils-linaro/+bug/725126
1604
1605           Only Thumb-2 kernels are affected.
1606
1607           Unless you are sure your tools don't have this problem, say Y.
1608
1609 config ARM_ASM_UNIFIED
1610         bool
1611
1612 config AEABI
1613         bool "Use the ARM EABI to compile the kernel"
1614         help
1615           This option allows for the kernel to be compiled using the latest
1616           ARM ABI (aka EABI).  This is only useful if you are using a user
1617           space environment that is also compiled with EABI.
1618
1619           Since there are major incompatibilities between the legacy ABI and
1620           EABI, especially with regard to structure member alignment, this
1621           option also changes the kernel syscall calling convention to
1622           disambiguate both ABIs and allow for backward compatibility support
1623           (selected with CONFIG_OABI_COMPAT).
1624
1625           To use this you need GCC version 4.0.0 or later.
1626
1627 config OABI_COMPAT
1628         bool "Allow old ABI binaries to run with this kernel (EXPERIMENTAL)"
1629         depends on AEABI && !THUMB2_KERNEL
1630         help
1631           This option preserves the old syscall interface along with the
1632           new (ARM EABI) one. It also provides a compatibility layer to
1633           intercept syscalls that have structure arguments which layout
1634           in memory differs between the legacy ABI and the new ARM EABI
1635           (only for non "thumb" binaries). This option adds a tiny
1636           overhead to all syscalls and produces a slightly larger kernel.
1637
1638           The seccomp filter system will not be available when this is
1639           selected, since there is no way yet to sensibly distinguish
1640           between calling conventions during filtering.
1641
1642           If you know you'll be using only pure EABI user space then you
1643           can say N here. If this option is not selected and you attempt
1644           to execute a legacy ABI binary then the result will be
1645           UNPREDICTABLE (in fact it can be predicted that it won't work
1646           at all). If in doubt say N.
1647
1648 config ARCH_HAS_HOLES_MEMORYMODEL
1649         bool
1650
1651 config ARCH_SPARSEMEM_ENABLE
1652         bool
1653
1654 config ARCH_SPARSEMEM_DEFAULT
1655         def_bool ARCH_SPARSEMEM_ENABLE
1656
1657 config ARCH_SELECT_MEMORY_MODEL
1658         def_bool ARCH_SPARSEMEM_ENABLE
1659
1660 config HAVE_ARCH_PFN_VALID
1661         def_bool ARCH_HAS_HOLES_MEMORYMODEL || !SPARSEMEM
1662
1663 config HIGHMEM
1664         bool "High Memory Support"
1665         depends on MMU
1666         help
1667           The address space of ARM processors is only 4 Gigabytes large
1668           and it has to accommodate user address space, kernel address
1669           space as well as some memory mapped IO. That means that, if you
1670           have a large amount of physical memory and/or IO, not all of the
1671           memory can be "permanently mapped" by the kernel. The physical
1672           memory that is not permanently mapped is called "high memory".
1673
1674           Depending on the selected kernel/user memory split, minimum
1675           vmalloc space and actual amount of RAM, you may not need this
1676           option which should result in a slightly faster kernel.
1677
1678           If unsure, say n.
1679
1680 config HIGHPTE
1681         bool "Allocate 2nd-level pagetables from highmem"
1682         depends on HIGHMEM
1683
1684 config HW_PERF_EVENTS
1685         bool "Enable hardware performance counter support for perf events"
1686         depends on PERF_EVENTS
1687         default y
1688         help
1689           Enable hardware performance counter support for perf events. If
1690           disabled, perf events will use software events only.
1691
1692 config SYS_SUPPORTS_HUGETLBFS
1693        def_bool y
1694        depends on ARM_LPAE
1695
1696 config HAVE_ARCH_TRANSPARENT_HUGEPAGE
1697        def_bool y
1698        depends on ARM_LPAE
1699
1700 config ARCH_WANT_GENERAL_HUGETLB
1701         def_bool y
1702
1703 source "mm/Kconfig"
1704
1705 config FORCE_MAX_ZONEORDER
1706         int "Maximum zone order" if ARCH_SHMOBILE_LEGACY
1707         range 11 64 if ARCH_SHMOBILE_LEGACY
1708         default "12" if SOC_AM33XX
1709         default "9" if SA1111 || ARCH_EFM32
1710         default "11"
1711         help
1712           The kernel memory allocator divides physically contiguous memory
1713           blocks into "zones", where each zone is a power of two number of
1714           pages.  This option selects the largest power of two that the kernel
1715           keeps in the memory allocator.  If you need to allocate very large
1716           blocks of physically contiguous memory, then you may need to
1717           increase this value.
1718
1719           This config option is actually maximum order plus one. For example,
1720           a value of 11 means that the largest free memory block is 2^10 pages.
1721
1722 config ALIGNMENT_TRAP
1723         bool
1724         depends on CPU_CP15_MMU
1725         default y if !ARCH_EBSA110
1726         select HAVE_PROC_CPU if PROC_FS
1727         help
1728           ARM processors cannot fetch/store information which is not
1729           naturally aligned on the bus, i.e., a 4 byte fetch must start at an
1730           address divisible by 4. On 32-bit ARM processors, these non-aligned
1731           fetch/store instructions will be emulated in software if you say
1732           here, which has a severe performance impact. This is necessary for
1733           correct operation of some network protocols. With an IP-only
1734           configuration it is safe to say N, otherwise say Y.
1735
1736 config UACCESS_WITH_MEMCPY
1737         bool "Use kernel mem{cpy,set}() for {copy_to,clear}_user()"
1738         depends on MMU
1739         default y if CPU_FEROCEON
1740         help
1741           Implement faster copy_to_user and clear_user methods for CPU
1742           cores where a 8-word STM instruction give significantly higher
1743           memory write throughput than a sequence of individual 32bit stores.
1744
1745           A possible side effect is a slight increase in scheduling latency
1746           between threads sharing the same address space if they invoke
1747           such copy operations with large buffers.
1748
1749           However, if the CPU data cache is using a write-allocate mode,
1750           this option is unlikely to provide any performance gain.
1751
1752 config SECCOMP
1753         bool
1754         prompt "Enable seccomp to safely compute untrusted bytecode"
1755         ---help---
1756           This kernel feature is useful for number crunching applications
1757           that may need to compute untrusted bytecode during their
1758           execution. By using pipes or other transports made available to
1759           the process as file descriptors supporting the read/write
1760           syscalls, it's possible to isolate those applications in
1761           their own address space using seccomp. Once seccomp is
1762           enabled via prctl(PR_SET_SECCOMP), it cannot be disabled
1763           and the task is only allowed to execute a few safe syscalls
1764           defined by each seccomp mode.
1765
1766 config SWIOTLB
1767         def_bool y
1768
1769 config IOMMU_HELPER
1770         def_bool SWIOTLB
1771
1772 config XEN_DOM0
1773         def_bool y
1774         depends on XEN
1775
1776 config XEN
1777         bool "Xen guest support on ARM (EXPERIMENTAL)"
1778         depends on ARM && AEABI && OF
1779         depends on CPU_V7 && !CPU_V6
1780         depends on !GENERIC_ATOMIC64
1781         depends on MMU
1782         select ARCH_DMA_ADDR_T_64BIT
1783         select ARM_PSCI
1784         select SWIOTLB_XEN
1785         help
1786           Say Y if you want to run Linux in a Virtual Machine on Xen on ARM.
1787
1788 endmenu
1789
1790 menu "Boot options"
1791
1792 config USE_OF
1793         bool "Flattened Device Tree support"
1794         select IRQ_DOMAIN
1795         select OF
1796         select OF_EARLY_FLATTREE
1797         select OF_RESERVED_MEM
1798         help
1799           Include support for flattened device tree machine descriptions.
1800
1801 config ATAGS
1802         bool "Support for the traditional ATAGS boot data passing" if USE_OF
1803         default y
1804         help
1805           This is the traditional way of passing data to the kernel at boot
1806           time. If you are solely relying on the flattened device tree (or
1807           the ARM_ATAG_DTB_COMPAT option) then you may unselect this option
1808           to remove ATAGS support from your kernel binary.  If unsure,
1809           leave this to y.
1810
1811 config DEPRECATED_PARAM_STRUCT
1812         bool "Provide old way to pass kernel parameters"
1813         depends on ATAGS
1814         help
1815           This was deprecated in 2001 and announced to live on for 5 years.
1816           Some old boot loaders still use this way.
1817
1818 # Compressed boot loader in ROM.  Yes, we really want to ask about
1819 # TEXT and BSS so we preserve their values in the config files.
1820 config ZBOOT_ROM_TEXT
1821         hex "Compressed ROM boot loader base address"
1822         default "0"
1823         help
1824           The physical address at which the ROM-able zImage is to be
1825           placed in the target.  Platforms which normally make use of
1826           ROM-able zImage formats normally set this to a suitable
1827           value in their defconfig file.
1828
1829           If ZBOOT_ROM is not enabled, this has no effect.
1830
1831 config ZBOOT_ROM_BSS
1832         hex "Compressed ROM boot loader BSS address"
1833         default "0"
1834         help
1835           The base address of an area of read/write memory in the target
1836           for the ROM-able zImage which must be available while the
1837           decompressor is running. It must be large enough to hold the
1838           entire decompressed kernel plus an additional 128 KiB.
1839           Platforms which normally make use of ROM-able zImage formats
1840           normally set this to a suitable value in their defconfig file.
1841
1842           If ZBOOT_ROM is not enabled, this has no effect.
1843
1844 config ZBOOT_ROM
1845         bool "Compressed boot loader in ROM/flash"
1846         depends on ZBOOT_ROM_TEXT != ZBOOT_ROM_BSS
1847         depends on !ARM_APPENDED_DTB && !XIP_KERNEL && !AUTO_ZRELADDR
1848         help
1849           Say Y here if you intend to execute your compressed kernel image
1850           (zImage) directly from ROM or flash.  If unsure, say N.
1851
1852 choice
1853         prompt "Include SD/MMC loader in zImage (EXPERIMENTAL)"
1854         depends on ZBOOT_ROM && ARCH_SH7372
1855         default ZBOOT_ROM_NONE
1856         help
1857           Include experimental SD/MMC loading code in the ROM-able zImage.
1858           With this enabled it is possible to write the ROM-able zImage
1859           kernel image to an MMC or SD card and boot the kernel straight
1860           from the reset vector. At reset the processor Mask ROM will load
1861           the first part of the ROM-able zImage which in turn loads the
1862           rest the kernel image to RAM.
1863
1864 config ZBOOT_ROM_NONE
1865         bool "No SD/MMC loader in zImage (EXPERIMENTAL)"
1866         help
1867           Do not load image from SD or MMC
1868
1869 config ZBOOT_ROM_MMCIF
1870         bool "Include MMCIF loader in zImage (EXPERIMENTAL)"
1871         help
1872           Load image from MMCIF hardware block.
1873
1874 config ZBOOT_ROM_SH_MOBILE_SDHI
1875         bool "Include SuperH Mobile SDHI loader in zImage (EXPERIMENTAL)"
1876         help
1877           Load image from SDHI hardware block
1878
1879 endchoice
1880
1881 config ARM_APPENDED_DTB
1882         bool "Use appended device tree blob to zImage (EXPERIMENTAL)"
1883         depends on OF
1884         help
1885           With this option, the boot code will look for a device tree binary
1886           (DTB) appended to zImage
1887           (e.g. cat zImage <filename>.dtb > zImage_w_dtb).
1888
1889           This is meant as a backward compatibility convenience for those
1890           systems with a bootloader that can't be upgraded to accommodate
1891           the documented boot protocol using a device tree.
1892
1893           Beware that there is very little in terms of protection against
1894           this option being confused by leftover garbage in memory that might
1895           look like a DTB header after a reboot if no actual DTB is appended
1896           to zImage.  Do not leave this option active in a production kernel
1897           if you don't intend to always append a DTB.  Proper passing of the
1898           location into r2 of a bootloader provided DTB is always preferable
1899           to this option.
1900
1901 config ARM_ATAG_DTB_COMPAT
1902         bool "Supplement the appended DTB with traditional ATAG information"
1903         depends on ARM_APPENDED_DTB
1904         help
1905           Some old bootloaders can't be updated to a DTB capable one, yet
1906           they provide ATAGs with memory configuration, the ramdisk address,
1907           the kernel cmdline string, etc.  Such information is dynamically
1908           provided by the bootloader and can't always be stored in a static
1909           DTB.  To allow a device tree enabled kernel to be used with such
1910           bootloaders, this option allows zImage to extract the information
1911           from the ATAG list and store it at run time into the appended DTB.
1912
1913 choice
1914         prompt "Kernel command line type" if ARM_ATAG_DTB_COMPAT
1915         default ARM_ATAG_DTB_COMPAT_CMDLINE_FROM_BOOTLOADER
1916
1917 config ARM_ATAG_DTB_COMPAT_CMDLINE_FROM_BOOTLOADER
1918         bool "Use bootloader kernel arguments if available"
1919         help
1920           Uses the command-line options passed by the boot loader instead of
1921           the device tree bootargs property. If the boot loader doesn't provide
1922           any, the device tree bootargs property will be used.
1923
1924 config ARM_ATAG_DTB_COMPAT_CMDLINE_EXTEND
1925         bool "Extend with bootloader kernel arguments"
1926         help
1927           The command-line arguments provided by the boot loader will be
1928           appended to the the device tree bootargs property.
1929
1930 endchoice
1931
1932 config CMDLINE
1933         string "Default kernel command string"
1934         default ""
1935         help
1936           On some architectures (EBSA110 and CATS), there is currently no way
1937           for the boot loader to pass arguments to the kernel. For these
1938           architectures, you should supply some command-line options at build
1939           time by entering them here. As a minimum, you should specify the
1940           memory size and the root device (e.g., mem=64M root=/dev/nfs).
1941
1942 choice
1943         prompt "Kernel command line type" if CMDLINE != ""
1944         default CMDLINE_FROM_BOOTLOADER
1945         depends on ATAGS
1946
1947 config CMDLINE_FROM_BOOTLOADER
1948         bool "Use bootloader kernel arguments if available"
1949         help
1950           Uses the command-line options passed by the boot loader. If
1951           the boot loader doesn't provide any, the default kernel command
1952           string provided in CMDLINE will be used.
1953
1954 config CMDLINE_EXTEND
1955         bool "Extend bootloader kernel arguments"
1956         help
1957           The command-line arguments provided by the boot loader will be
1958           appended to the default kernel command string.
1959
1960 config CMDLINE_FORCE
1961         bool "Always use the default kernel command string"
1962         help
1963           Always use the default kernel command string, even if the boot
1964           loader passes other arguments to the kernel.
1965           This is useful if you cannot or don't want to change the
1966           command-line options your boot loader passes to the kernel.
1967 endchoice
1968
1969 config XIP_KERNEL
1970         bool "Kernel Execute-In-Place from ROM"
1971         depends on !ARM_LPAE && !ARCH_MULTIPLATFORM
1972         help
1973           Execute-In-Place allows the kernel to run from non-volatile storage
1974           directly addressable by the CPU, such as NOR flash. This saves RAM
1975           space since the text section of the kernel is not loaded from flash
1976           to RAM.  Read-write sections, such as the data section and stack,
1977           are still copied to RAM.  The XIP kernel is not compressed since
1978           it has to run directly from flash, so it will take more space to
1979           store it.  The flash address used to link the kernel object files,
1980           and for storing it, is configuration dependent. Therefore, if you
1981           say Y here, you must know the proper physical address where to
1982           store the kernel image depending on your own flash memory usage.
1983
1984           Also note that the make target becomes "make xipImage" rather than
1985           "make zImage" or "make Image".  The final kernel binary to put in
1986           ROM memory will be arch/arm/boot/xipImage.
1987
1988           If unsure, say N.
1989
1990 config XIP_PHYS_ADDR
1991         hex "XIP Kernel Physical Location"
1992         depends on XIP_KERNEL
1993         default "0x00080000"
1994         help
1995           This is the physical address in your flash memory the kernel will
1996           be linked for and stored to.  This address is dependent on your
1997           own flash usage.
1998
1999 config KEXEC
2000         bool "Kexec system call (EXPERIMENTAL)"
2001         depends on (!SMP || PM_SLEEP_SMP)
2002         help
2003           kexec is a system call that implements the ability to shutdown your
2004           current kernel, and to start another kernel.  It is like a reboot
2005           but it is independent of the system firmware.   And like a reboot
2006           you can start any kernel with it, not just Linux.
2007
2008           It is an ongoing process to be certain the hardware in a machine
2009           is properly shutdown, so do not be surprised if this code does not
2010           initially work for you.
2011
2012 config ATAGS_PROC
2013         bool "Export atags in procfs"
2014         depends on ATAGS && KEXEC
2015         default y
2016         help
2017           Should the atags used to boot the kernel be exported in an "atags"
2018           file in procfs. Useful with kexec.
2019
2020 config CRASH_DUMP
2021         bool "Build kdump crash kernel (EXPERIMENTAL)"
2022         help
2023           Generate crash dump after being started by kexec. This should
2024           be normally only set in special crash dump kernels which are
2025           loaded in the main kernel with kexec-tools into a specially
2026           reserved region and then later executed after a crash by
2027           kdump/kexec. The crash dump kernel must be compiled to a
2028           memory address not used by the main kernel
2029
2030           For more details see Documentation/kdump/kdump.txt
2031
2032 config AUTO_ZRELADDR
2033         bool "Auto calculation of the decompressed kernel image address"
2034         help
2035           ZRELADDR is the physical address where the decompressed kernel
2036           image will be placed. If AUTO_ZRELADDR is selected, the address
2037           will be determined at run-time by masking the current IP with
2038           0xf8000000. This assumes the zImage being placed in the first 128MB
2039           from start of memory.
2040
2041 endmenu
2042
2043 menu "CPU Power Management"
2044
2045 source "drivers/cpufreq/Kconfig"
2046
2047 source "drivers/cpuidle/Kconfig"
2048
2049 endmenu
2050
2051 menu "Floating point emulation"
2052
2053 comment "At least one emulation must be selected"
2054
2055 config FPE_NWFPE
2056         bool "NWFPE math emulation"
2057         depends on (!AEABI || OABI_COMPAT) && !THUMB2_KERNEL
2058         ---help---
2059           Say Y to include the NWFPE floating point emulator in the kernel.
2060           This is necessary to run most binaries. Linux does not currently
2061           support floating point hardware so you need to say Y here even if
2062           your machine has an FPA or floating point co-processor podule.
2063
2064           You may say N here if you are going to load the Acorn FPEmulator
2065           early in the bootup.
2066
2067 config FPE_NWFPE_XP
2068         bool "Support extended precision"
2069         depends on FPE_NWFPE
2070         help
2071           Say Y to include 80-bit support in the kernel floating-point
2072           emulator.  Otherwise, only 32 and 64-bit support is compiled in.
2073           Note that gcc does not generate 80-bit operations by default,
2074           so in most cases this option only enlarges the size of the
2075           floating point emulator without any good reason.
2076
2077           You almost surely want to say N here.
2078
2079 config FPE_FASTFPE
2080         bool "FastFPE math emulation (EXPERIMENTAL)"
2081         depends on (!AEABI || OABI_COMPAT) && !CPU_32v3
2082         ---help---
2083           Say Y here to include the FAST floating point emulator in the kernel.
2084           This is an experimental much faster emulator which now also has full
2085           precision for the mantissa.  It does not support any exceptions.
2086           It is very simple, and approximately 3-6 times faster than NWFPE.
2087
2088           It should be sufficient for most programs.  It may be not suitable
2089           for scientific calculations, but you have to check this for yourself.
2090           If you do not feel you need a faster FP emulation you should better
2091           choose NWFPE.
2092
2093 config VFP
2094         bool "VFP-format floating point maths"
2095         depends on CPU_V6 || CPU_V6K || CPU_ARM926T || CPU_V7 || CPU_FEROCEON
2096         help
2097           Say Y to include VFP support code in the kernel. This is needed
2098           if your hardware includes a VFP unit.
2099
2100           Please see <file:Documentation/arm/VFP/release-notes.txt> for
2101           release notes and additional status information.
2102
2103           Say N if your target does not have VFP hardware.
2104
2105 config VFPv3
2106         bool
2107         depends on VFP
2108         default y if CPU_V7
2109
2110 config NEON
2111         bool "Advanced SIMD (NEON) Extension support"
2112         depends on VFPv3 && CPU_V7
2113         help
2114           Say Y to include support code for NEON, the ARMv7 Advanced SIMD
2115           Extension.
2116
2117 config KERNEL_MODE_NEON
2118         bool "Support for NEON in kernel mode"
2119         depends on NEON && AEABI
2120         help
2121           Say Y to include support for NEON in kernel mode.
2122
2123 endmenu
2124
2125 menu "Userspace binary formats"
2126
2127 source "fs/Kconfig.binfmt"
2128
2129 config ARTHUR
2130         tristate "RISC OS personality"
2131         depends on !AEABI
2132         help
2133           Say Y here to include the kernel code necessary if you want to run
2134           Acorn RISC OS/Arthur binaries under Linux. This code is still very
2135           experimental; if this sounds frightening, say N and sleep in peace.
2136           You can also say M here to compile this support as a module (which
2137           will be called arthur).
2138
2139 endmenu
2140
2141 menu "Power management options"
2142
2143 source "kernel/power/Kconfig"
2144
2145 config ARCH_SUSPEND_POSSIBLE
2146         depends on CPU_ARM920T || CPU_ARM926T || CPU_FEROCEON || CPU_SA1100 || \
2147                 CPU_V6 || CPU_V6K || CPU_V7 || CPU_V7M || CPU_XSC3 || CPU_XSCALE || CPU_MOHAWK
2148         def_bool y
2149
2150 config ARM_CPU_SUSPEND
2151         def_bool PM_SLEEP
2152
2153 config ARCH_HIBERNATION_POSSIBLE
2154         bool
2155         depends on MMU
2156         default y if ARCH_SUSPEND_POSSIBLE
2157
2158 endmenu
2159
2160 source "net/Kconfig"
2161
2162 source "drivers/Kconfig"
2163
2164 source "fs/Kconfig"
2165
2166 source "arch/arm/Kconfig.debug"
2167
2168 source "security/Kconfig"
2169
2170 source "crypto/Kconfig"
2171
2172 source "lib/Kconfig"
2173
2174 source "arch/arm/kvm/Kconfig"