arch/arm/boot/dts/uniphier-ld4.dtsi

   1 /*
   2  * Device Tree Source for UniPhier LD4 SoC
   3  *
   4  * Copyright (C) 2015-2016 Socionext Inc.
   5  *   Author: Masahiro Yamada <yamada.masahiro@socionext.com>
   6  *
   7  * This file is dual-licensed: you can use it either under the terms
   8  * of the GPL or the X11 license, at your option. Note that this dual
   9  * licensing only applies to this file, and not this project as a
  10  * whole.
  11  *
  12  *  a) This file is free software; you can redistribute it and/or
  13  *     modify it under the terms of the GNU General Public License as
  14  *     published by the Free Software Foundation; either version 2 of the
  15  *     License, or (at your option) any later version.
  16  *
  17  *     This file is distributed in the hope that it will be useful,
  18  *     but WITHOUT ANY WARRANTY; without even the implied warranty of
  19  *     MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  20  *     GNU General Public License for more details.
  21  *
  22  * Or, alternatively,
  23  *
  24  *  b) Permission is hereby granted, free of charge, to any person
  25  *     obtaining a copy of this software and associated documentation
  26  *     files (the "Software"), to deal in the Software without
  27  *     restriction, including without limitation the rights to use,
  28  *     copy, modify, merge, publish, distribute, sublicense, and/or
  29  *     sell copies of the Software, and to permit persons to whom the
  30  *     Software is furnished to do so, subject to the following
  31  *     conditions:
  32  *
  33  *     The above copyright notice and this permission notice shall be
  34  *     included in all copies or substantial portions of the Software.
  35  *
  36  *     THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
  37  *     EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES
  38  *     OF MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
  39  *     NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT
  40  *     HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY,
  41  *     WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING
  42  *     FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
  43  *     OTHER DEALINGS IN THE SOFTWARE.
  44  */
  45
  46 /include/ "uniphier-common32.dtsi"
  47
  48 / {
  49         compatible = "socionext,uniphier-ld4";
  50
  51         cpus {
  52                 #address-cells = <1>;
  53                 #size-cells = <0>;
  54
  55                 cpu@0 {
  56                         device_type = "cpu";
  57                         compatible = "arm,cortex-a9";
  58                         reg = <0>;
  59                         enable-method = "psci";
  60                         next-level-cache = <&l2>;
  61                 };
  62         };
  63
  64         clocks {
  65                 arm_timer_clk: arm_timer_clk {
  66                         #clock-cells = <0>;
  67                         compatible = "fixed-clock";
  68                         clock-frequency = <50000000>;
  69                 };
  70
  71                 uart_clk: uart_clk {
  72                         #clock-cells = <0>;
  73                         compatible = "fixed-clock";
  74                         clock-frequency = <36864000>;
  75                 };
  76
  77                 iobus_clk: iobus_clk {
  78                         #clock-cells = <0>;
  79                         compatible = "fixed-clock";
  80                         clock-frequency = <100000000>;
  81                 };
  82         };
  83 };
  84
  85 &soc {
  86         l2: l2-cache@500c0000 {
  87                 compatible = "socionext,uniphier-system-cache";
  88                 reg = <0x500c0000 0x2000>, <0x503c0100 0x4>, <0x506c0000 0x400>;
  89                 interrupts = <0 174 4>, <0 175 4>;
  90                 cache-unified;
  91                 cache-size = <(512 * 1024)>;
  92                 cache-sets = <256>;
  93                 cache-line-size = <128>;
  94                 cache-level = <2>;
  95         };
  96
  97         i2c0: i2c@58400000 {
  98                 compatible = "socionext,uniphier-i2c";
  99                 status = "disabled";
 100                 reg = <0x58400000 0x40>;
 101                 #address-cells = <1>;
 102                 #size-cells = <0>;
 103                 interrupts = <0 41 1>;
 104                 pinctrl-names = "default";
 105                 pinctrl-0 = <&pinctrl_i2c0>;
 106                 clocks = <&iobus_clk>;
 107                 clock-frequency = <100000>;
 108         };
 109
 110         i2c1: i2c@58480000 {
 111                 compatible = "socionext,uniphier-i2c";
 112                 status = "disabled";
 113                 reg = <0x58480000 0x40>;
 114                 #address-cells = <1>;
 115                 #size-cells = <0>;
 116                 interrupts = <0 42 1>;
 117                 pinctrl-names = "default";
 118                 pinctrl-0 = <&pinctrl_i2c1>;
 119                 clocks = <&iobus_clk>;
 120                 clock-frequency = <100000>;
 121         };
 122
 123         /* chip-internal connection for DMD */
 124         i2c2: i2c@58500000 {
 125                 compatible = "socionext,uniphier-i2c";
 126                 reg = <0x58500000 0x40>;
 127                 #address-cells = <1>;
 128                 #size-cells = <0>;
 129                 interrupts = <0 43 1>;
 130                 pinctrl-names = "default";
 131                 pinctrl-0 = <&pinctrl_i2c2>;
 132                 clocks = <&iobus_clk>;
 133                 clock-frequency = <400000>;
 134         };
 135
 136         i2c3: i2c@58580000 {
 137                 compatible = "socionext,uniphier-i2c";
 138                 status = "disabled";
 139                 reg = <0x58580000 0x40>;
 140                 #address-cells = <1>;
 141                 #size-cells = <0>;
 142                 interrupts = <0 44 1>;
 143                 pinctrl-names = "default";
 144                 pinctrl-0 = <&pinctrl_i2c3>;
 145                 clocks = <&iobus_clk>;
 146                 clock-frequency = <100000>;
 147         };
 148
 149         usb0: usb@5a800100 {
 150                 compatible = "socionext,uniphier-ehci", "generic-ehci";
 151                 status = "disabled";
 152                 reg = <0x5a800100 0x100>;
 153                 interrupts = <0 80 4>;
 154                 pinctrl-names = "default";
 155                 pinctrl-0 = <&pinctrl_usb0>;
 156         };
 157
 158         usb1: usb@5a810100 {
 159                 compatible = "socionext,uniphier-ehci", "generic-ehci";
 160                 status = "disabled";
 161                 reg = <0x5a810100 0x100>;
 162                 interrupts = <0 81 4>;
 163                 pinctrl-names = "default";
 164                 pinctrl-0 = <&pinctrl_usb1>;
 165         };
 166
 167         usb2: usb@5a820100 {
 168                 compatible = "socionext,uniphier-ehci", "generic-ehci";
 169                 status = "disabled";
 170                 reg = <0x5a820100 0x100>;
 171                 interrupts = <0 82 4>;
 172                 pinctrl-names = "default";
 173                 pinctrl-0 = <&pinctrl_usb2>;
 174         };
 175
 176 };
 177
 178 &refclk {
 179         clock-frequency = <24576000>;
 180 };
 181
 182 &serial3 {
 183         interrupts = <0 29 4>;
 184 };
 185
 186 &pinctrl {
 187         compatible = "socionext,uniphier-ld4-pinctrl";
 188 };