arch/arm/include/asm/kvm_mmu.h

   1 /*
   2  * Copyright (C) 2012 - Virtual Open Systems and Columbia University
   3  * Author: Christoffer Dall <c.dall@virtualopensystems.com>
   4  *
   5  * This program is free software; you can redistribute it and/or modify
   6  * it under the terms of the GNU General Public License, version 2, as
   7  * published by the Free Software Foundation.
   8  *
   9  * This program is distributed in the hope that it will be useful,
  10  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  11  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  12  * GNU General Public License for more details.
  13  *
  14  * You should have received a copy of the GNU General Public License
  15  * along with this program; if not, write to the Free Software
  16  * Foundation, 51 Franklin Street, Fifth Floor, Boston, MA  02110-1301, USA.
  17  */
  18
  19 #ifndef __ARM_KVM_MMU_H__
  20 #define __ARM_KVM_MMU_H__
  21
  22 #include <asm/memory.h>
  23 #include <asm/page.h>
  24
  25 /*
  26  * We directly use the kernel VA for the HYP, as we can directly share
  27  * the mapping (HTTBR "covers" TTBR1).
  28  */
  29 #define HYP_PAGE_OFFSET_MASK    UL(~0)
  30 #define HYP_PAGE_OFFSET         PAGE_OFFSET
  31 #define KERN_TO_HYP(kva)        (kva)
  32
  33 /*
  34  * Our virtual mapping for the boot-time MMU-enable code. Must be
  35  * shared across all the page-tables. Conveniently, we use the vectors
  36  * page, where no kernel data will ever be shared with HYP.
  37  */
  38 #define TRAMPOLINE_VA           UL(CONFIG_VECTORS_BASE)
  39
  40 /*
  41  * KVM_MMU_CACHE_MIN_PAGES is the number of stage2 page table translation levels.
  42  */
  43 #define KVM_MMU_CACHE_MIN_PAGES 2
  44
  45 #ifndef __ASSEMBLY__
  46
  47 #include <asm/cacheflush.h>
  48 #include <asm/pgalloc.h>
  49
  50 int create_hyp_mappings(void *from, void *to);
  51 int create_hyp_io_mappings(void *from, void *to, phys_addr_t);
  52 void free_boot_hyp_pgd(void);
  53 void free_hyp_pgds(void);
  54
  55 int kvm_alloc_stage2_pgd(struct kvm *kvm);
  56 void kvm_free_stage2_pgd(struct kvm *kvm);
  57 int kvm_phys_addr_ioremap(struct kvm *kvm, phys_addr_t guest_ipa,
  58                           phys_addr_t pa, unsigned long size, bool writable);
  59
  60 int kvm_handle_guest_abort(struct kvm_vcpu *vcpu, struct kvm_run *run);
  61
  62 void kvm_mmu_free_memory_caches(struct kvm_vcpu *vcpu);
  63
  64 phys_addr_t kvm_mmu_get_httbr(void);
  65 phys_addr_t kvm_mmu_get_boot_httbr(void);
  66 phys_addr_t kvm_get_idmap_vector(void);
  67 int kvm_mmu_init(void);
  68 void kvm_clear_hyp_idmap(void);
  69
  70 static inline void kvm_set_pmd(pmd_t *pmd, pmd_t new_pmd)
  71 {
  72         *pmd = new_pmd;
  73         flush_pmd_entry(pmd);
  74 }
  75
  76 static inline void kvm_set_pte(pte_t *pte, pte_t new_pte)
  77 {
  78         *pte = new_pte;
  79         /*
  80          * flush_pmd_entry just takes a void pointer and cleans the necessary
  81          * cache entries, so we can reuse the function for ptes.
  82          */
  83         flush_pmd_entry(pte);
  84 }
  85
  86 static inline void kvm_clean_pgd(pgd_t *pgd)
  87 {
  88         clean_dcache_area(pgd, PTRS_PER_S2_PGD * sizeof(pgd_t));
  89 }
  90
  91 static inline void kvm_clean_pmd(pmd_t *pmd)
  92 {
  93         clean_dcache_area(pmd, PTRS_PER_PMD * sizeof(pmd_t));
  94 }
  95
  96 static inline void kvm_clean_pmd_entry(pmd_t *pmd)
  97 {
  98         clean_pmd_entry(pmd);
  99 }
 100
 101 static inline void kvm_clean_pte(pte_t *pte)
 102 {
 103         clean_pte_table(pte);
 104 }
 105
 106 static inline void kvm_set_s2pte_writable(pte_t *pte)
 107 {
 108         pte_val(*pte) |= L_PTE_S2_RDWR;
 109 }
 110
 111 static inline void kvm_set_s2pmd_writable(pmd_t *pmd)
 112 {
 113         pmd_val(*pmd) |= L_PMD_S2_RDWR;
 114 }
 115
 116 /* Open coded p*d_addr_end that can deal with 64bit addresses */
 117 #define kvm_pgd_addr_end(addr, end)                                     \
 118 ({      u64 __boundary = ((addr) + PGDIR_SIZE) & PGDIR_MASK;            \
 119         (__boundary - 1 < (end) - 1)? __boundary: (end);                \
 120 })
 121
 122 #define kvm_pud_addr_end(addr,end)              (end)
 123
 124 #define kvm_pmd_addr_end(addr, end)                                     \
 125 ({      u64 __boundary = ((addr) + PMD_SIZE) & PMD_MASK;                \
 126         (__boundary - 1 < (end) - 1)? __boundary: (end);                \
 127 })
 128
 129 static inline bool kvm_page_empty(void *ptr)
 130 {
 131         struct page *ptr_page = virt_to_page(ptr);
 132         return page_count(ptr_page) == 1;
 133 }
 134
 135
 136 #define kvm_pte_table_empty(kvm, ptep) kvm_page_empty(ptep)
 137 #define kvm_pmd_table_empty(kvm, pmdp) kvm_page_empty(pmdp)
 138 #define kvm_pud_table_empty(kvm, pudp) (0)
 139
 140 #define KVM_PREALLOC_LEVEL      0
 141
 142 static inline int kvm_prealloc_hwpgd(struct kvm *kvm, pgd_t *pgd)
 143 {
 144         return 0;
 145 }
 146
 147 static inline void kvm_free_hwpgd(struct kvm *kvm) { }
 148
 149 static inline void *kvm_get_hwpgd(struct kvm *kvm)
 150 {
 151         return kvm->arch.pgd;
 152 }
 153
 154 struct kvm;
 155
 156 #define kvm_flush_dcache_to_poc(a,l)    __cpuc_flush_dcache_area((a), (l))
 157
 158 static inline bool vcpu_has_cache_enabled(struct kvm_vcpu *vcpu)
 159 {
 160         return (vcpu->arch.cp15[c1_SCTLR] & 0b101) == 0b101;
 161 }
 162
 163 static inline void coherent_cache_guest_page(struct kvm_vcpu *vcpu, hva_t hva,
 164                                              unsigned long size)
 165 {
 166         if (!vcpu_has_cache_enabled(vcpu))
 167                 kvm_flush_dcache_to_poc((void *)hva, size);
 168
 169         /*
 170          * If we are going to insert an instruction page and the icache is
 171          * either VIPT or PIPT, there is a potential problem where the host
 172          * (or another VM) may have used the same page as this guest, and we
 173          * read incorrect data from the icache.  If we're using a PIPT cache,
 174          * we can invalidate just that page, but if we are using a VIPT cache
 175          * we need to invalidate the entire icache - damn shame - as written
 176          * in the ARM ARM (DDI 0406C.b - Page B3-1393).
 177          *
 178          * VIVT caches are tagged using both the ASID and the VMID and doesn't
 179          * need any kind of flushing (DDI 0406C.b - Page B3-1392).
 180          */
 181         if (icache_is_pipt()) {
 182                 __cpuc_coherent_user_range(hva, hva + size);
 183         } else if (!icache_is_vivt_asid_tagged()) {
 184                 /* any kind of VIPT cache */
 185                 __flush_icache_all();
 186         }
 187 }
 188
 189 #define kvm_virt_to_phys(x)             virt_to_idmap((unsigned long)(x))
 190
 191 void stage2_flush_vm(struct kvm *kvm);
 192
 193 #endif  /* !__ASSEMBLY__ */
 194
 195 #endif /* __ARM_KVM_MMU_H__ */