arch/arm64/Kconfig

   1 config ARM64
   2         def_bool y
   3         select ACPI_CCA_REQUIRED if ACPI
   4         select ACPI_GENERIC_GSI if ACPI
   5         select ACPI_REDUCED_HARDWARE_ONLY if ACPI
   6         select ARCH_HAS_DEVMEM_IS_ALLOWED
   7         select ARCH_HAS_ATOMIC64_DEC_IF_POSITIVE
   8         select ARCH_HAS_ELF_RANDOMIZE
   9         select ARCH_HAS_GCOV_PROFILE_ALL
  10         select ARCH_HAS_SG_CHAIN
  11         select ARCH_HAS_TICK_BROADCAST if GENERIC_CLOCKEVENTS_BROADCAST
  12         select ARCH_USE_CMPXCHG_LOCKREF
  13         select ARCH_SUPPORTS_ATOMIC_RMW
  14         select ARCH_WANT_OPTIONAL_GPIOLIB
  15         select ARCH_WANT_COMPAT_IPC_PARSE_VERSION
  16         select ARCH_WANT_FRAME_POINTERS
  17         select ARCH_HAS_UBSAN_SANITIZE_ALL
  18         select ARM_AMBA
  19         select ARM_ARCH_TIMER
  20         select ARM_GIC
  21         select AUDIT_ARCH_COMPAT_GENERIC
  22         select ARM_GIC_V2M if PCI_MSI
  23         select ARM_GIC_V3
  24         select ARM_GIC_V3_ITS if PCI_MSI
  25         select ARM_PSCI_FW
  26         select BUILDTIME_EXTABLE_SORT
  27         select CLONE_BACKWARDS
  28         select COMMON_CLK
  29         select CPU_PM if (SUSPEND || CPU_IDLE)
  30         select DCACHE_WORD_ACCESS
  31         select EDAC_SUPPORT
  32         select FRAME_POINTER
  33         select GENERIC_ALLOCATOR
  34         select GENERIC_CLOCKEVENTS
  35         select GENERIC_CLOCKEVENTS_BROADCAST
  36         select GENERIC_CPU_AUTOPROBE
  37         select GENERIC_EARLY_IOREMAP
  38         select GENERIC_IDLE_POLL_SETUP
  39         select GENERIC_IRQ_PROBE
  40         select GENERIC_IRQ_SHOW
  41         select GENERIC_IRQ_SHOW_LEVEL
  42         select GENERIC_PCI_IOMAP
  43         select GENERIC_SCHED_CLOCK
  44         select GENERIC_SMP_IDLE_THREAD
  45         select GENERIC_STRNCPY_FROM_USER
  46         select GENERIC_STRNLEN_USER
  47         select GENERIC_TIME_VSYSCALL
  48         select HANDLE_DOMAIN_IRQ
  49         select HARDIRQS_SW_RESEND
  50         select HAVE_ALIGNED_STRUCT_PAGE if SLUB
  51         select HAVE_ARCH_AUDITSYSCALL
  52         select HAVE_ARCH_BITREVERSE
  53         select HAVE_ARCH_HUGE_VMAP
  54         select HAVE_ARCH_JUMP_LABEL
  55         select HAVE_ARCH_KASAN if SPARSEMEM_VMEMMAP && !(ARM64_16K_PAGES && ARM64_VA_BITS_48)
  56         select HAVE_ARCH_KGDB
  57         select HAVE_ARCH_MMAP_RND_BITS
  58         select HAVE_ARCH_MMAP_RND_COMPAT_BITS if COMPAT
  59         select HAVE_ARCH_SECCOMP_FILTER
  60         select HAVE_ARCH_TRACEHOOK
  61         select HAVE_BPF_JIT
  62         select HAVE_C_RECORDMCOUNT
  63         select HAVE_CC_STACKPROTECTOR
  64         select HAVE_CMPXCHG_DOUBLE
  65         select HAVE_CMPXCHG_LOCAL
  66         select HAVE_DEBUG_BUGVERBOSE
  67         select HAVE_DEBUG_KMEMLEAK
  68         select HAVE_DMA_API_DEBUG
  69         select HAVE_DMA_CONTIGUOUS
  70         select HAVE_DYNAMIC_FTRACE
  71         select HAVE_EFFICIENT_UNALIGNED_ACCESS
  72         select HAVE_FTRACE_MCOUNT_RECORD
  73         select HAVE_FUNCTION_TRACER
  74         select HAVE_FUNCTION_GRAPH_TRACER
  75         select HAVE_GENERIC_DMA_COHERENT
  76         select HAVE_HW_BREAKPOINT if PERF_EVENTS
  77         select HAVE_IRQ_TIME_ACCOUNTING
  78         select HAVE_MEMBLOCK
  79         select HAVE_PATA_PLATFORM
  80         select HAVE_PERF_EVENTS
  81         select HAVE_PERF_REGS
  82         select HAVE_PERF_USER_STACK_DUMP
  83         select HAVE_RCU_TABLE_FREE
  84         select HAVE_SYSCALL_TRACEPOINTS
  85         select IOMMU_DMA if IOMMU_SUPPORT
  86         select IRQ_DOMAIN
  87         select IRQ_FORCED_THREADING
  88         select MODULES_USE_ELF_RELA
  89         select NO_BOOTMEM
  90         select OF
  91         select OF_EARLY_FLATTREE
  92         select OF_RESERVED_MEM
  93         select PERF_USE_VMALLOC
  94         select POWER_RESET
  95         select POWER_SUPPLY
  96         select RTC_LIB
  97         select SPARSE_IRQ
  98         select SYSCTL_EXCEPTION_TRACE
  99         select HAVE_CONTEXT_TRACKING
 100         select HAVE_ARM_SMCCC
 101         help
 102           ARM 64-bit (AArch64) Linux support.
 103
 104 config 64BIT
 105         def_bool y
 106
 107 config ARCH_PHYS_ADDR_T_64BIT
 108         def_bool y
 109
 110 config MMU
 111         def_bool y
 112
 113 config ARCH_MMAP_RND_BITS_MIN
 114        default 14 if ARM64_64K_PAGES
 115        default 16 if ARM64_16K_PAGES
 116        default 18
 117
 118 # max bits determined by the following formula:
 119 #  VA_BITS - PAGE_SHIFT - 3
 120 config ARCH_MMAP_RND_BITS_MAX
 121        default 19 if ARM64_VA_BITS=36
 122        default 24 if ARM64_VA_BITS=39
 123        default 27 if ARM64_VA_BITS=42
 124        default 30 if ARM64_VA_BITS=47
 125        default 29 if ARM64_VA_BITS=48 && ARM64_64K_PAGES
 126        default 31 if ARM64_VA_BITS=48 && ARM64_16K_PAGES
 127        default 33 if ARM64_VA_BITS=48
 128        default 14 if ARM64_64K_PAGES
 129        default 16 if ARM64_16K_PAGES
 130        default 18
 131
 132 config ARCH_MMAP_RND_COMPAT_BITS_MIN
 133        default 7 if ARM64_64K_PAGES
 134        default 9 if ARM64_16K_PAGES
 135        default 11
 136
 137 config ARCH_MMAP_RND_COMPAT_BITS_MAX
 138        default 16
 139
 140 config NO_IOPORT_MAP
 141         def_bool y if !PCI
 142
 143 config STACKTRACE_SUPPORT
 144         def_bool y
 145
 146 config ILLEGAL_POINTER_VALUE
 147         hex
 148         default 0xdead000000000000
 149
 150 config LOCKDEP_SUPPORT
 151         def_bool y
 152
 153 config TRACE_IRQFLAGS_SUPPORT
 154         def_bool y
 155
 156 config RWSEM_XCHGADD_ALGORITHM
 157         def_bool y
 158
 159 config GENERIC_BUG
 160         def_bool y
 161         depends on BUG
 162
 163 config GENERIC_BUG_RELATIVE_POINTERS
 164         def_bool y
 165         depends on GENERIC_BUG
 166
 167 config GENERIC_HWEIGHT
 168         def_bool y
 169
 170 config GENERIC_CSUM
 171         def_bool y
 172
 173 config GENERIC_CALIBRATE_DELAY
 174         def_bool y
 175
 176 config ZONE_DMA
 177         def_bool y
 178
 179 config HAVE_GENERIC_RCU_GUP
 180         def_bool y
 181
 182 config ARCH_DMA_ADDR_T_64BIT
 183         def_bool y
 184
 185 config NEED_DMA_MAP_STATE
 186         def_bool y
 187
 188 config NEED_SG_DMA_LENGTH
 189         def_bool y
 190
 191 config SMP
 192         def_bool y
 193
 194 config SWIOTLB
 195         def_bool y
 196
 197 config IOMMU_HELPER
 198         def_bool SWIOTLB
 199
 200 config KERNEL_MODE_NEON
 201         def_bool y
 202
 203 config FIX_EARLYCON_MEM
 204         def_bool y
 205
 206 config PGTABLE_LEVELS
 207         int
 208         default 2 if ARM64_16K_PAGES && ARM64_VA_BITS_36
 209         default 2 if ARM64_64K_PAGES && ARM64_VA_BITS_42
 210         default 3 if ARM64_64K_PAGES && ARM64_VA_BITS_48
 211         default 3 if ARM64_4K_PAGES && ARM64_VA_BITS_39
 212         default 3 if ARM64_16K_PAGES && ARM64_VA_BITS_47
 213         default 4 if !ARM64_64K_PAGES && ARM64_VA_BITS_48
 214
 215 source "init/Kconfig"
 216
 217 source "kernel/Kconfig.freezer"
 218
 219 source "arch/arm64/Kconfig.platforms"
 220
 221 menu "Bus support"
 222
 223 config PCI
 224         bool "PCI support"
 225         help
 226           This feature enables support for PCI bus system. If you say Y
 227           here, the kernel will include drivers and infrastructure code
 228           to support PCI bus devices.
 229
 230 config PCI_DOMAINS
 231         def_bool PCI
 232
 233 config PCI_DOMAINS_GENERIC
 234         def_bool PCI
 235
 236 config PCI_SYSCALL
 237         def_bool PCI
 238
 239 source "drivers/pci/Kconfig"
 240 source "drivers/pci/pcie/Kconfig"
 241 source "drivers/pci/hotplug/Kconfig"
 242
 243 endmenu
 244
 245 menu "Kernel Features"
 246
 247 menu "ARM errata workarounds via the alternatives framework"
 248
 249 config ARM64_ERRATUM_826319
 250         bool "Cortex-A53: 826319: System might deadlock if a write cannot complete until read data is accepted"
 251         default y
 252         help
 253           This option adds an alternative code sequence to work around ARM
 254           erratum 826319 on Cortex-A53 parts up to r0p2 with an AMBA 4 ACE or
 255           AXI master interface and an L2 cache.
 256
 257           If a Cortex-A53 uses an AMBA AXI4 ACE interface to other processors
 258           and is unable to accept a certain write via this interface, it will
 259           not progress on read data presented on the read data channel and the
 260           system can deadlock.
 261
 262           The workaround promotes data cache clean instructions to
 263           data cache clean-and-invalidate.
 264           Please note that this does not necessarily enable the workaround,
 265           as it depends on the alternative framework, which will only patch
 266           the kernel if an affected CPU is detected.
 267
 268           If unsure, say Y.
 269
 270 config ARM64_ERRATUM_827319
 271         bool "Cortex-A53: 827319: Data cache clean instructions might cause overlapping transactions to the interconnect"
 272         default y
 273         help
 274           This option adds an alternative code sequence to work around ARM
 275           erratum 827319 on Cortex-A53 parts up to r0p2 with an AMBA 5 CHI
 276           master interface and an L2 cache.
 277
 278           Under certain conditions this erratum can cause a clean line eviction
 279           to occur at the same time as another transaction to the same address
 280           on the AMBA 5 CHI interface, which can cause data corruption if the
 281           interconnect reorders the two transactions.
 282
 283           The workaround promotes data cache clean instructions to
 284           data cache clean-and-invalidate.
 285           Please note that this does not necessarily enable the workaround,
 286           as it depends on the alternative framework, which will only patch
 287           the kernel if an affected CPU is detected.
 288
 289           If unsure, say Y.
 290
 291 config ARM64_ERRATUM_824069
 292         bool "Cortex-A53: 824069: Cache line might not be marked as clean after a CleanShared snoop"
 293         default y
 294         help
 295           This option adds an alternative code sequence to work around ARM
 296           erratum 824069 on Cortex-A53 parts up to r0p2 when it is connected
 297           to a coherent interconnect.
 298
 299           If a Cortex-A53 processor is executing a store or prefetch for
 300           write instruction at the same time as a processor in another
 301           cluster is executing a cache maintenance operation to the same
 302           address, then this erratum might cause a clean cache line to be
 303           incorrectly marked as dirty.
 304
 305           The workaround promotes data cache clean instructions to
 306           data cache clean-and-invalidate.
 307           Please note that this option does not necessarily enable the
 308           workaround, as it depends on the alternative framework, which will
 309           only patch the kernel if an affected CPU is detected.
 310
 311           If unsure, say Y.
 312
 313 config ARM64_ERRATUM_819472
 314         bool "Cortex-A53: 819472: Store exclusive instructions might cause data corruption"
 315         default y
 316         help
 317           This option adds an alternative code sequence to work around ARM
 318           erratum 819472 on Cortex-A53 parts up to r0p1 with an L2 cache
 319           present when it is connected to a coherent interconnect.
 320
 321           If the processor is executing a load and store exclusive sequence at
 322           the same time as a processor in another cluster is executing a cache
 323           maintenance operation to the same address, then this erratum might
 324           cause data corruption.
 325
 326           The workaround promotes data cache clean instructions to
 327           data cache clean-and-invalidate.
 328           Please note that this does not necessarily enable the workaround,
 329           as it depends on the alternative framework, which will only patch
 330           the kernel if an affected CPU is detected.
 331
 332           If unsure, say Y.
 333
 334 config ARM64_ERRATUM_832075
 335         bool "Cortex-A57: 832075: possible deadlock on mixing exclusive memory accesses with device loads"
 336         default y
 337         help
 338           This option adds an alternative code sequence to work around ARM
 339           erratum 832075 on Cortex-A57 parts up to r1p2.
 340
 341           Affected Cortex-A57 parts might deadlock when exclusive load/store
 342           instructions to Write-Back memory are mixed with Device loads.
 343
 344           The workaround is to promote device loads to use Load-Acquire
 345           semantics.
 346           Please note that this does not necessarily enable the workaround,
 347           as it depends on the alternative framework, which will only patch
 348           the kernel if an affected CPU is detected.
 349
 350           If unsure, say Y.
 351
 352 config ARM64_ERRATUM_834220
 353         bool "Cortex-A57: 834220: Stage 2 translation fault might be incorrectly reported in presence of a Stage 1 fault"
 354         depends on KVM
 355         default y
 356         help
 357           This option adds an alternative code sequence to work around ARM
 358           erratum 834220 on Cortex-A57 parts up to r1p2.
 359
 360           Affected Cortex-A57 parts might report a Stage 2 translation
 361           fault as the result of a Stage 1 fault for load crossing a
 362           page boundary when there is a permission or device memory
 363           alignment fault at Stage 1 and a translation fault at Stage 2.
 364
 365           The workaround is to verify that the Stage 1 translation
 366           doesn't generate a fault before handling the Stage 2 fault.
 367           Please note that this does not necessarily enable the workaround,
 368           as it depends on the alternative framework, which will only patch
 369           the kernel if an affected CPU is detected.
 370
 371           If unsure, say Y.
 372
 373 config ARM64_ERRATUM_845719
 374         bool "Cortex-A53: 845719: a load might read incorrect data"
 375         depends on COMPAT
 376         default y
 377         help
 378           This option adds an alternative code sequence to work around ARM
 379           erratum 845719 on Cortex-A53 parts up to r0p4.
 380
 381           When running a compat (AArch32) userspace on an affected Cortex-A53
 382           part, a load at EL0 from a virtual address that matches the bottom 32
 383           bits of the virtual address used by a recent load at (AArch64) EL1
 384           might return incorrect data.
 385
 386           The workaround is to write the contextidr_el1 register on exception
 387           return to a 32-bit task.
 388           Please note that this does not necessarily enable the workaround,
 389           as it depends on the alternative framework, which will only patch
 390           the kernel if an affected CPU is detected.
 391
 392           If unsure, say Y.
 393
 394 config ARM64_ERRATUM_843419
 395         bool "Cortex-A53: 843419: A load or store might access an incorrect address"
 396         depends on MODULES
 397         default y
 398         select ARM64_MODULE_CMODEL_LARGE
 399         help
 400           This option builds kernel modules using the large memory model in
 401           order to avoid the use of the ADRP instruction, which can cause
 402           a subsequent memory access to use an incorrect address on Cortex-A53
 403           parts up to r0p4.
 404
 405           Note that the kernel itself must be linked with a version of ld
 406           which fixes potentially affected ADRP instructions through the
 407           use of veneers.
 408
 409           If unsure, say Y.
 410
 411 config CAVIUM_ERRATUM_22375
 412         bool "Cavium erratum 22375, 24313"
 413         default y
 414         help
 415           Enable workaround for erratum 22375, 24313.
 416
 417           This implements two gicv3-its errata workarounds for ThunderX. Both
 418           with small impact affecting only ITS table allocation.
 419
 420             erratum 22375: only alloc 8MB table size
 421             erratum 24313: ignore memory access type
 422
 423           The fixes are in ITS initialization and basically ignore memory access
 424           type and table size provided by the TYPER and BASER registers.
 425
 426           If unsure, say Y.
 427
 428 config CAVIUM_ERRATUM_23154
 429         bool "Cavium erratum 23154: Access to ICC_IAR1_EL1 is not sync'ed"
 430         default y
 431         help
 432           The gicv3 of ThunderX requires a modified version for
 433           reading the IAR status to ensure data synchronization
 434           (access to icc_iar1_el1 is not sync'ed before and after).
 435
 436           If unsure, say Y.
 437
 438 endmenu
 439
 440
 441 choice
 442         prompt "Page size"
 443         default ARM64_4K_PAGES
 444         help
 445           Page size (translation granule) configuration.
 446
 447 config ARM64_4K_PAGES
 448         bool "4KB"
 449         help
 450           This feature enables 4KB pages support.
 451
 452 config ARM64_16K_PAGES
 453         bool "16KB"
 454         help
 455           The system will use 16KB pages support. AArch32 emulation
 456           requires applications compiled with 16K (or a multiple of 16K)
 457           aligned segments.
 458
 459 config ARM64_64K_PAGES
 460         bool "64KB"
 461         help
 462           This feature enables 64KB pages support (4KB by default)
 463           allowing only two levels of page tables and faster TLB
 464           look-up. AArch32 emulation requires applications compiled
 465           with 64K aligned segments.
 466
 467 endchoice
 468
 469 choice
 470         prompt "Virtual address space size"
 471         default ARM64_VA_BITS_39 if ARM64_4K_PAGES
 472         default ARM64_VA_BITS_47 if ARM64_16K_PAGES
 473         default ARM64_VA_BITS_42 if ARM64_64K_PAGES
 474         help
 475           Allows choosing one of multiple possible virtual address
 476           space sizes. The level of translation table is determined by
 477           a combination of page size and virtual address space size.
 478
 479 config ARM64_VA_BITS_36
 480         bool "36-bit" if EXPERT
 481         depends on ARM64_16K_PAGES
 482
 483 config ARM64_VA_BITS_39
 484         bool "39-bit"
 485         depends on ARM64_4K_PAGES
 486
 487 config ARM64_VA_BITS_42
 488         bool "42-bit"
 489         depends on ARM64_64K_PAGES
 490
 491 config ARM64_VA_BITS_47
 492         bool "47-bit"
 493         depends on ARM64_16K_PAGES
 494
 495 config ARM64_VA_BITS_48
 496         bool "48-bit"
 497
 498 endchoice
 499
 500 config ARM64_VA_BITS
 501         int
 502         default 36 if ARM64_VA_BITS_36
 503         default 39 if ARM64_VA_BITS_39
 504         default 42 if ARM64_VA_BITS_42
 505         default 47 if ARM64_VA_BITS_47
 506         default 48 if ARM64_VA_BITS_48
 507
 508 config CPU_BIG_ENDIAN
 509        bool "Build big-endian kernel"
 510        help
 511          Say Y if you plan on running a kernel in big-endian mode.
 512
 513 config SCHED_MC
 514         bool "Multi-core scheduler support"
 515         help
 516           Multi-core scheduler support improves the CPU scheduler's decision
 517           making when dealing with multi-core CPU chips at a cost of slightly
 518           increased overhead in some places. If unsure say N here.
 519
 520 config SCHED_SMT
 521         bool "SMT scheduler support"
 522         help
 523           Improves the CPU scheduler's decision making when dealing with
 524           MultiThreading at a cost of slightly increased overhead in some
 525           places. If unsure say N here.
 526
 527 config NR_CPUS
 528         int "Maximum number of CPUs (2-4096)"
 529         range 2 4096
 530         # These have to remain sorted largest to smallest
 531         default "64"
 532
 533 config HOTPLUG_CPU
 534         bool "Support for hot-pluggable CPUs"
 535         select GENERIC_IRQ_MIGRATION
 536         help
 537           Say Y here to experiment with turning CPUs off and on.  CPUs
 538           can be controlled through /sys/devices/system/cpu.
 539
 540 source kernel/Kconfig.preempt
 541 source kernel/Kconfig.hz
 542
 543 config ARCH_SUPPORTS_DEBUG_PAGEALLOC
 544         def_bool y
 545
 546 config ARCH_HAS_HOLES_MEMORYMODEL
 547         def_bool y if SPARSEMEM
 548
 549 config ARCH_SPARSEMEM_ENABLE
 550         def_bool y
 551         select SPARSEMEM_VMEMMAP_ENABLE
 552
 553 config ARCH_SPARSEMEM_DEFAULT
 554         def_bool ARCH_SPARSEMEM_ENABLE
 555
 556 config ARCH_SELECT_MEMORY_MODEL
 557         def_bool ARCH_SPARSEMEM_ENABLE
 558
 559 config HAVE_ARCH_PFN_VALID
 560         def_bool ARCH_HAS_HOLES_MEMORYMODEL || !SPARSEMEM
 561
 562 config HW_PERF_EVENTS
 563         def_bool y
 564         depends on ARM_PMU
 565
 566 config SYS_SUPPORTS_HUGETLBFS
 567         def_bool y
 568
 569 config ARCH_WANT_HUGE_PMD_SHARE
 570         def_bool y if ARM64_4K_PAGES || (ARM64_16K_PAGES && !ARM64_VA_BITS_36)
 571
 572 config HAVE_ARCH_TRANSPARENT_HUGEPAGE
 573         def_bool y
 574
 575 config ARCH_HAS_CACHE_LINE_SIZE
 576         def_bool y
 577
 578 source "mm/Kconfig"
 579
 580 config SECCOMP
 581         bool "Enable seccomp to safely compute untrusted bytecode"
 582         ---help---
 583           This kernel feature is useful for number crunching applications
 584           that may need to compute untrusted bytecode during their
 585           execution. By using pipes or other transports made available to
 586           the process as file descriptors supporting the read/write
 587           syscalls, it's possible to isolate those applications in
 588           their own address space using seccomp. Once seccomp is
 589           enabled via prctl(PR_SET_SECCOMP), it cannot be disabled
 590           and the task is only allowed to execute a few safe syscalls
 591           defined by each seccomp mode.
 592
 593 config PARAVIRT
 594         bool "Enable paravirtualization code"
 595         help
 596           This changes the kernel so it can modify itself when it is run
 597           under a hypervisor, potentially improving performance significantly
 598           over full virtualization.
 599
 600 config PARAVIRT_TIME_ACCOUNTING
 601         bool "Paravirtual steal time accounting"
 602         select PARAVIRT
 603         default n
 604         help
 605           Select this option to enable fine granularity task steal time
 606           accounting. Time spent executing other tasks in parallel with
 607           the current vCPU is discounted from the vCPU power. To account for
 608           that, there can be a small performance impact.
 609
 610           If in doubt, say N here.
 611
 612 config XEN_DOM0
 613         def_bool y
 614         depends on XEN
 615
 616 config XEN
 617         bool "Xen guest support on ARM64"
 618         depends on ARM64 && OF
 619         select SWIOTLB_XEN
 620         select PARAVIRT
 621         help
 622           Say Y if you want to run Linux in a Virtual Machine on Xen on ARM64.
 623
 624 config FORCE_MAX_ZONEORDER
 625         int
 626         default "14" if (ARM64_64K_PAGES && TRANSPARENT_HUGEPAGE)
 627         default "12" if (ARM64_16K_PAGES && TRANSPARENT_HUGEPAGE)
 628         default "11"
 629         help
 630           The kernel memory allocator divides physically contiguous memory
 631           blocks into "zones", where each zone is a power of two number of
 632           pages.  This option selects the largest power of two that the kernel
 633           keeps in the memory allocator.  If you need to allocate very large
 634           blocks of physically contiguous memory, then you may need to
 635           increase this value.
 636
 637           This config option is actually maximum order plus one. For example,
 638           a value of 11 means that the largest free memory block is 2^10 pages.
 639
 640           We make sure that we can allocate upto a HugePage size for each configuration.
 641           Hence we have :
 642                 MAX_ORDER = (PMD_SHIFT - PAGE_SHIFT) + 1 => PAGE_SHIFT - 2
 643
 644           However for 4K, we choose a higher default value, 11 as opposed to 10, giving us
 645           4M allocations matching the default size used by generic code.
 646
 647 menuconfig ARMV8_DEPRECATED
 648         bool "Emulate deprecated/obsolete ARMv8 instructions"
 649         depends on COMPAT
 650         help
 651           Legacy software support may require certain instructions
 652           that have been deprecated or obsoleted in the architecture.
 653
 654           Enable this config to enable selective emulation of these
 655           features.
 656
 657           If unsure, say Y
 658
 659 if ARMV8_DEPRECATED
 660
 661 config SWP_EMULATION
 662         bool "Emulate SWP/SWPB instructions"
 663         help
 664           ARMv8 obsoletes the use of A32 SWP/SWPB instructions such that
 665           they are always undefined. Say Y here to enable software
 666           emulation of these instructions for userspace using LDXR/STXR.
 667
 668           In some older versions of glibc [<=2.8] SWP is used during futex
 669           trylock() operations with the assumption that the code will not
 670           be preempted. This invalid assumption may be more likely to fail
 671           with SWP emulation enabled, leading to deadlock of the user
 672           application.
 673
 674           NOTE: when accessing uncached shared regions, LDXR/STXR rely
 675           on an external transaction monitoring block called a global
 676           monitor to maintain update atomicity. If your system does not
 677           implement a global monitor, this option can cause programs that
 678           perform SWP operations to uncached memory to deadlock.
 679
 680           If unsure, say Y
 681
 682 config CP15_BARRIER_EMULATION
 683         bool "Emulate CP15 Barrier instructions"
 684         help
 685           The CP15 barrier instructions - CP15ISB, CP15DSB, and
 686           CP15DMB - are deprecated in ARMv8 (and ARMv7). It is
 687           strongly recommended to use the ISB, DSB, and DMB
 688           instructions instead.
 689
 690           Say Y here to enable software emulation of these
 691           instructions for AArch32 userspace code. When this option is
 692           enabled, CP15 barrier usage is traced which can help
 693           identify software that needs updating.
 694
 695           If unsure, say Y
 696
 697 config SETEND_EMULATION
 698         bool "Emulate SETEND instruction"
 699         help
 700           The SETEND instruction alters the data-endianness of the
 701           AArch32 EL0, and is deprecated in ARMv8.
 702
 703           Say Y here to enable software emulation of the instruction
 704           for AArch32 userspace code.
 705
 706           Note: All the cpus on the system must have mixed endian support at EL0
 707           for this feature to be enabled. If a new CPU - which doesn't support mixed
 708           endian - is hotplugged in after this feature has been enabled, there could
 709           be unexpected results in the applications.
 710
 711           If unsure, say Y
 712 endif
 713
 714 menu "ARMv8.1 architectural features"
 715
 716 config ARM64_HW_AFDBM
 717         bool "Support for hardware updates of the Access and Dirty page flags"
 718         default y
 719         help
 720           The ARMv8.1 architecture extensions introduce support for
 721           hardware updates of the access and dirty information in page
 722           table entries. When enabled in TCR_EL1 (HA and HD bits) on
 723           capable processors, accesses to pages with PTE_AF cleared will
 724           set this bit instead of raising an access flag fault.
 725           Similarly, writes to read-only pages with the DBM bit set will
 726           clear the read-only bit (AP[2]) instead of raising a
 727           permission fault.
 728
 729           Kernels built with this configuration option enabled continue
 730           to work on pre-ARMv8.1 hardware and the performance impact is
 731           minimal. If unsure, say Y.
 732
 733 config ARM64_PAN
 734         bool "Enable support for Privileged Access Never (PAN)"
 735         default y
 736         help
 737          Privileged Access Never (PAN; part of the ARMv8.1 Extensions)
 738          prevents the kernel or hypervisor from accessing user-space (EL0)
 739          memory directly.
 740
 741          Choosing this option will cause any unprotected (not using
 742          copy_to_user et al) memory access to fail with a permission fault.
 743
 744          The feature is detected at runtime, and will remain as a 'nop'
 745          instruction if the cpu does not implement the feature.
 746
 747 config ARM64_LSE_ATOMICS
 748         bool "Atomic instructions"
 749         help
 750           As part of the Large System Extensions, ARMv8.1 introduces new
 751           atomic instructions that are designed specifically to scale in
 752           very large systems.
 753
 754           Say Y here to make use of these instructions for the in-kernel
 755           atomic routines. This incurs a small overhead on CPUs that do
 756           not support these instructions and requires the kernel to be
 757           built with binutils >= 2.25.
 758
 759 endmenu
 760
 761 config ARM64_UAO
 762         bool "Enable support for User Access Override (UAO)"
 763         default y
 764         help
 765           User Access Override (UAO; part of the ARMv8.2 Extensions)
 766           causes the 'unprivileged' variant of the load/store instructions to
 767           be overriden to be privileged.
 768
 769           This option changes get_user() and friends to use the 'unprivileged'
 770           variant of the load/store instructions. This ensures that user-space
 771           really did have access to the supplied memory. When addr_limit is
 772           set to kernel memory the UAO bit will be set, allowing privileged
 773           access to kernel memory.
 774
 775           Choosing this option will cause copy_to_user() et al to use user-space
 776           memory permissions.
 777
 778           The feature is detected at runtime, the kernel will use the
 779           regular load/store instructions if the cpu does not implement the
 780           feature.
 781
 782 config ARM64_MODULE_CMODEL_LARGE
 783         bool
 784
 785 config ARM64_MODULE_PLTS
 786         bool
 787         select ARM64_MODULE_CMODEL_LARGE
 788         select HAVE_MOD_ARCH_SPECIFIC
 789
 790 config RELOCATABLE
 791         bool
 792         help
 793           This builds the kernel as a Position Independent Executable (PIE),
 794           which retains all relocation metadata required to relocate the
 795           kernel binary at runtime to a different virtual address than the
 796           address it was linked at.
 797           Since AArch64 uses the RELA relocation format, this requires a
 798           relocation pass at runtime even if the kernel is loaded at the
 799           same address it was linked at.
 800
 801 config RANDOMIZE_BASE
 802         bool "Randomize the address of the kernel image"
 803         select ARM64_MODULE_PLTS
 804         select RELOCATABLE
 805         help
 806           Randomizes the virtual address at which the kernel image is
 807           loaded, as a security feature that deters exploit attempts
 808           relying on knowledge of the location of kernel internals.
 809
 810           It is the bootloader's job to provide entropy, by passing a
 811           random u64 value in /chosen/kaslr-seed at kernel entry.
 812
 813           If unsure, say N.
 814
 815 config RANDOMIZE_MODULE_REGION_FULL
 816         bool "Randomize the module region independently from the core kernel"
 817         depends on RANDOMIZE_BASE
 818         default y
 819         help
 820           Randomizes the location of the module region without considering the
 821           location of the core kernel. This way, it is impossible for modules
 822           to leak information about the location of core kernel data structures
 823           but it does imply that function calls between modules and the core
 824           kernel will need to be resolved via veneers in the module PLT.
 825
 826           When this option is not set, the module region will be randomized over
 827           a limited range that contains the [_stext, _etext] interval of the
 828           core kernel, so branch relocations are always in range.
 829
 830 endmenu
 831
 832 menu "Boot options"
 833
 834 config ARM64_ACPI_PARKING_PROTOCOL
 835         bool "Enable support for the ARM64 ACPI parking protocol"
 836         depends on ACPI
 837         help
 838           Enable support for the ARM64 ACPI parking protocol. If disabled
 839           the kernel will not allow booting through the ARM64 ACPI parking
 840           protocol even if the corresponding data is present in the ACPI
 841           MADT table.
 842
 843 config CMDLINE
 844         string "Default kernel command string"
 845         default ""
 846         help
 847           Provide a set of default command-line options at build time by
 848           entering them here. As a minimum, you should specify the the
 849           root device (e.g. root=/dev/nfs).
 850
 851 config CMDLINE_FORCE
 852         bool "Always use the default kernel command string"
 853         help
 854           Always use the default kernel command string, even if the boot
 855           loader passes other arguments to the kernel.
 856           This is useful if you cannot or don't want to change the
 857           command-line options your boot loader passes to the kernel.
 858
 859 config EFI_STUB
 860         bool
 861
 862 config EFI
 863         bool "UEFI runtime support"
 864         depends on OF && !CPU_BIG_ENDIAN
 865         select LIBFDT
 866         select UCS2_STRING
 867         select EFI_PARAMS_FROM_FDT
 868         select EFI_RUNTIME_WRAPPERS
 869         select EFI_STUB
 870         select EFI_ARMSTUB
 871         default y
 872         help
 873           This option provides support for runtime services provided
 874           by UEFI firmware (such as non-volatile variables, realtime
 875           clock, and platform reset). A UEFI stub is also provided to
 876           allow the kernel to be booted as an EFI application. This
 877           is only useful on systems that have UEFI firmware.
 878
 879 config DMI
 880         bool "Enable support for SMBIOS (DMI) tables"
 881         depends on EFI
 882         default y
 883         help
 884           This enables SMBIOS/DMI feature for systems.
 885
 886           This option is only useful on systems that have UEFI firmware.
 887           However, even with this option, the resultant kernel should
 888           continue to boot on existing non-UEFI platforms.
 889
 890 endmenu
 891
 892 menu "Userspace binary formats"
 893
 894 source "fs/Kconfig.binfmt"
 895
 896 config COMPAT
 897         bool "Kernel support for 32-bit EL0"
 898         depends on ARM64_4K_PAGES || EXPERT
 899         select COMPAT_BINFMT_ELF
 900         select HAVE_UID16
 901         select OLD_SIGSUSPEND3
 902         select COMPAT_OLD_SIGACTION
 903         help
 904           This option enables support for a 32-bit EL0 running under a 64-bit
 905           kernel at EL1. AArch32-specific components such as system calls,
 906           the user helper functions, VFP support and the ptrace interface are
 907           handled appropriately by the kernel.
 908
 909           If you use a page size other than 4KB (i.e, 16KB or 64KB), please be aware
 910           that you will only be able to execute AArch32 binaries that were compiled
 911           with page size aligned segments.
 912
 913           If you want to execute 32-bit userspace applications, say Y.
 914
 915 config SYSVIPC_COMPAT
 916         def_bool y
 917         depends on COMPAT && SYSVIPC
 918
 919 endmenu
 920
 921 menu "Power management options"
 922
 923 source "kernel/power/Kconfig"
 924
 925 config ARCH_SUSPEND_POSSIBLE
 926         def_bool y
 927
 928 endmenu
 929
 930 menu "CPU Power Management"
 931
 932 source "drivers/cpuidle/Kconfig"
 933
 934 source "drivers/cpufreq/Kconfig"
 935
 936 endmenu
 937
 938 source "net/Kconfig"
 939
 940 source "drivers/Kconfig"
 941
 942 source "drivers/firmware/Kconfig"
 943
 944 source "drivers/acpi/Kconfig"
 945
 946 source "fs/Kconfig"
 947
 948 source "arch/arm64/kvm/Kconfig"
 949
 950 source "arch/arm64/Kconfig.debug"
 951
 952 source "security/Kconfig"
 953
 954 source "crypto/Kconfig"
 955 if CRYPTO
 956 source "arch/arm64/crypto/Kconfig"
 957 endif
 958
 959 source "lib/Kconfig"