arch/microblaze/pci/pci-common.c

   1 /*
   2  * Contains common pci routines for ALL ppc platform
   3  * (based on pci_32.c and pci_64.c)
   4  *
   5  * Port for PPC64 David Engebretsen, IBM Corp.
   6  * Contains common pci routines for ppc64 platform, pSeries and iSeries brands.
   7  *
   8  * Copyright (C) 2003 Anton Blanchard <anton@au.ibm.com>, IBM
   9  *   Rework, based on alpha PCI code.
  10  *
  11  * Common pmac/prep/chrp pci routines. -- Cort
  12  *
  13  * This program is free software; you can redistribute it and/or
  14  * modify it under the terms of the GNU General Public License
  15  * as published by the Free Software Foundation; either version
  16  * 2 of the License, or (at your option) any later version.
  17  */
  18
  19 #include <linux/kernel.h>
  20 #include <linux/pci.h>
  21 #include <linux/string.h>
  22 #include <linux/init.h>
  23 #include <linux/bootmem.h>
  24 #include <linux/mm.h>
  25 #include <linux/list.h>
  26 #include <linux/syscalls.h>
  27 #include <linux/irq.h>
  28 #include <linux/vmalloc.h>
  29 #include <linux/slab.h>
  30 #include <linux/of.h>
  31 #include <linux/of_address.h>
  32 #include <linux/of_irq.h>
  33 #include <linux/of_pci.h>
  34 #include <linux/export.h>
  35
  36 #include <asm/processor.h>
  37 #include <linux/io.h>
  38 #include <asm/pci-bridge.h>
  39 #include <asm/byteorder.h>
  40
  41 static DEFINE_SPINLOCK(hose_spinlock);
  42 LIST_HEAD(hose_list);
  43
  44 /* XXX kill that some day ... */
  45 static int global_phb_number;           /* Global phb counter */
  46
  47 /* ISA Memory physical address */
  48 resource_size_t isa_mem_base;
  49
  50 static struct dma_map_ops *pci_dma_ops = &dma_direct_ops;
  51
  52 unsigned long isa_io_base;
  53 unsigned long pci_dram_offset;
  54 static int pci_bus_count;
  55
  56
  57 void set_pci_dma_ops(struct dma_map_ops *dma_ops)
  58 {
  59         pci_dma_ops = dma_ops;
  60 }
  61
  62 struct dma_map_ops *get_pci_dma_ops(void)
  63 {
  64         return pci_dma_ops;
  65 }
  66 EXPORT_SYMBOL(get_pci_dma_ops);
  67
  68 struct pci_controller *pcibios_alloc_controller(struct device_node *dev)
  69 {
  70         struct pci_controller *phb;
  71
  72         phb = zalloc_maybe_bootmem(sizeof(struct pci_controller), GFP_KERNEL);
  73         if (!phb)
  74                 return NULL;
  75         spin_lock(&hose_spinlock);
  76         phb->global_number = global_phb_number++;
  77         list_add_tail(&phb->list_node, &hose_list);
  78         spin_unlock(&hose_spinlock);
  79         phb->dn = dev;
  80         phb->is_dynamic = mem_init_done;
  81         return phb;
  82 }
  83
  84 void pcibios_free_controller(struct pci_controller *phb)
  85 {
  86         spin_lock(&hose_spinlock);
  87         list_del(&phb->list_node);
  88         spin_unlock(&hose_spinlock);
  89
  90         if (phb->is_dynamic)
  91                 kfree(phb);
  92 }
  93
  94 static resource_size_t pcibios_io_size(const struct pci_controller *hose)
  95 {
  96         return resource_size(&hose->io_resource);
  97 }
  98
  99 int pcibios_vaddr_is_ioport(void __iomem *address)
 100 {
 101         int ret = 0;
 102         struct pci_controller *hose;
 103         resource_size_t size;
 104
 105         spin_lock(&hose_spinlock);
 106         list_for_each_entry(hose, &hose_list, list_node) {
 107                 size = pcibios_io_size(hose);
 108                 if (address >= hose->io_base_virt &&
 109                     address < (hose->io_base_virt + size)) {
 110                         ret = 1;
 111                         break;
 112                 }
 113         }
 114         spin_unlock(&hose_spinlock);
 115         return ret;
 116 }
 117
 118 unsigned long pci_address_to_pio(phys_addr_t address)
 119 {
 120         struct pci_controller *hose;
 121         resource_size_t size;
 122         unsigned long ret = ~0;
 123
 124         spin_lock(&hose_spinlock);
 125         list_for_each_entry(hose, &hose_list, list_node) {
 126                 size = pcibios_io_size(hose);
 127                 if (address >= hose->io_base_phys &&
 128                     address < (hose->io_base_phys + size)) {
 129                         unsigned long base =
 130                                 (unsigned long)hose->io_base_virt - _IO_BASE;
 131                         ret = base + (address - hose->io_base_phys);
 132                         break;
 133                 }
 134         }
 135         spin_unlock(&hose_spinlock);
 136
 137         return ret;
 138 }
 139 EXPORT_SYMBOL_GPL(pci_address_to_pio);
 140
 141 /*
 142  * Return the domain number for this bus.
 143  */
 144 int pci_domain_nr(struct pci_bus *bus)
 145 {
 146         struct pci_controller *hose = pci_bus_to_host(bus);
 147
 148         return hose->global_number;
 149 }
 150 EXPORT_SYMBOL(pci_domain_nr);
 151
 152 /* This routine is meant to be used early during boot, when the
 153  * PCI bus numbers have not yet been assigned, and you need to
 154  * issue PCI config cycles to an OF device.
 155  * It could also be used to "fix" RTAS config cycles if you want
 156  * to set pci_assign_all_buses to 1 and still use RTAS for PCI
 157  * config cycles.
 158  */
 159 struct pci_controller *pci_find_hose_for_OF_device(struct device_node *node)
 160 {
 161         while (node) {
 162                 struct pci_controller *hose, *tmp;
 163                 list_for_each_entry_safe(hose, tmp, &hose_list, list_node)
 164                         if (hose->dn == node)
 165                                 return hose;
 166                 node = node->parent;
 167         }
 168         return NULL;
 169 }
 170
 171 static ssize_t pci_show_devspec(struct device *dev,
 172                 struct device_attribute *attr, char *buf)
 173 {
 174         struct pci_dev *pdev;
 175         struct device_node *np;
 176
 177         pdev = to_pci_dev(dev);
 178         np = pci_device_to_OF_node(pdev);
 179         if (np == NULL || np->full_name == NULL)
 180                 return 0;
 181         return sprintf(buf, "%s", np->full_name);
 182 }
 183 static DEVICE_ATTR(devspec, S_IRUGO, pci_show_devspec, NULL);
 184
 185 /* Add sysfs properties */
 186 int pcibios_add_platform_entries(struct pci_dev *pdev)
 187 {
 188         return device_create_file(&pdev->dev, &dev_attr_devspec);
 189 }
 190
 191 void pcibios_set_master(struct pci_dev *dev)
 192 {
 193         /* No special bus mastering setup handling */
 194 }
 195
 196 /*
 197  * Platform support for /proc/bus/pci/X/Y mmap()s,
 198  * modelled on the sparc64 implementation by Dave Miller.
 199  *  -- paulus.
 200  */
 201
 202 /*
 203  * Adjust vm_pgoff of VMA such that it is the physical page offset
 204  * corresponding to the 32-bit pci bus offset for DEV requested by the user.
 205  *
 206  * Basically, the user finds the base address for his device which he wishes
 207  * to mmap.  They read the 32-bit value from the config space base register,
 208  * add whatever PAGE_SIZE multiple offset they wish, and feed this into the
 209  * offset parameter of mmap on /proc/bus/pci/XXX for that device.
 210  *
 211  * Returns negative error code on failure, zero on success.
 212  */
 213 static struct resource *__pci_mmap_make_offset(struct pci_dev *dev,
 214                                                resource_size_t *offset,
 215                                                enum pci_mmap_state mmap_state)
 216 {
 217         struct pci_controller *hose = pci_bus_to_host(dev->bus);
 218         unsigned long io_offset = 0;
 219         int i, res_bit;
 220
 221         if (!hose)
 222                 return NULL;            /* should never happen */
 223
 224         /* If memory, add on the PCI bridge address offset */
 225         if (mmap_state == pci_mmap_mem) {
 226 #if 0 /* See comment in pci_resource_to_user() for why this is disabled */
 227                 *offset += hose->pci_mem_offset;
 228 #endif
 229                 res_bit = IORESOURCE_MEM;
 230         } else {
 231                 io_offset = (unsigned long)hose->io_base_virt - _IO_BASE;
 232                 *offset += io_offset;
 233                 res_bit = IORESOURCE_IO;
 234         }
 235
 236         /*
 237          * Check that the offset requested corresponds to one of the
 238          * resources of the device.
 239          */
 240         for (i = 0; i <= PCI_ROM_RESOURCE; i++) {
 241                 struct resource *rp = &dev->resource[i];
 242                 int flags = rp->flags;
 243
 244                 /* treat ROM as memory (should be already) */
 245                 if (i == PCI_ROM_RESOURCE)
 246                         flags |= IORESOURCE_MEM;
 247
 248                 /* Active and same type? */
 249                 if ((flags & res_bit) == 0)
 250                         continue;
 251
 252                 /* In the range of this resource? */
 253                 if (*offset < (rp->start & PAGE_MASK) || *offset > rp->end)
 254                         continue;
 255
 256                 /* found it! construct the final physical address */
 257                 if (mmap_state == pci_mmap_io)
 258                         *offset += hose->io_base_phys - io_offset;
 259                 return rp;
 260         }
 261
 262         return NULL;
 263 }
 264
 265 /*
 266  * Set vm_page_prot of VMA, as appropriate for this architecture, for a pci
 267  * device mapping.
 268  */
 269 static pgprot_t __pci_mmap_set_pgprot(struct pci_dev *dev, struct resource *rp,
 270                                       pgprot_t protection,
 271                                       enum pci_mmap_state mmap_state,
 272                                       int write_combine)
 273 {
 274         pgprot_t prot = protection;
 275
 276         /* Write combine is always 0 on non-memory space mappings. On
 277          * memory space, if the user didn't pass 1, we check for a
 278          * "prefetchable" resource. This is a bit hackish, but we use
 279          * this to workaround the inability of /sysfs to provide a write
 280          * combine bit
 281          */
 282         if (mmap_state != pci_mmap_mem)
 283                 write_combine = 0;
 284         else if (write_combine == 0) {
 285                 if (rp->flags & IORESOURCE_PREFETCH)
 286                         write_combine = 1;
 287         }
 288
 289         return pgprot_noncached(prot);
 290 }
 291
 292 /*
 293  * This one is used by /dev/mem and fbdev who have no clue about the
 294  * PCI device, it tries to find the PCI device first and calls the
 295  * above routine
 296  */
 297 pgprot_t pci_phys_mem_access_prot(struct file *file,
 298                                   unsigned long pfn,
 299                                   unsigned long size,
 300                                   pgprot_t prot)
 301 {
 302         struct pci_dev *pdev = NULL;
 303         struct resource *found = NULL;
 304         resource_size_t offset = ((resource_size_t)pfn) << PAGE_SHIFT;
 305         int i;
 306
 307         if (page_is_ram(pfn))
 308                 return prot;
 309
 310         prot = pgprot_noncached(prot);
 311         for_each_pci_dev(pdev) {
 312                 for (i = 0; i <= PCI_ROM_RESOURCE; i++) {
 313                         struct resource *rp = &pdev->resource[i];
 314                         int flags = rp->flags;
 315
 316                         /* Active and same type? */
 317                         if ((flags & IORESOURCE_MEM) == 0)
 318                                 continue;
 319                         /* In the range of this resource? */
 320                         if (offset < (rp->start & PAGE_MASK) ||
 321                             offset > rp->end)
 322                                 continue;
 323                         found = rp;
 324                         break;
 325                 }
 326                 if (found)
 327                         break;
 328         }
 329         if (found) {
 330                 if (found->flags & IORESOURCE_PREFETCH)
 331                         prot = pgprot_noncached_wc(prot);
 332                 pci_dev_put(pdev);
 333         }
 334
 335         pr_debug("PCI: Non-PCI map for %llx, prot: %lx\n",
 336                  (unsigned long long)offset, pgprot_val(prot));
 337
 338         return prot;
 339 }
 340
 341 /*
 342  * Perform the actual remap of the pages for a PCI device mapping, as
 343  * appropriate for this architecture.  The region in the process to map
 344  * is described by vm_start and vm_end members of VMA, the base physical
 345  * address is found in vm_pgoff.
 346  * The pci device structure is provided so that architectures may make mapping
 347  * decisions on a per-device or per-bus basis.
 348  *
 349  * Returns a negative error code on failure, zero on success.
 350  */
 351 int pci_mmap_page_range(struct pci_dev *dev, struct vm_area_struct *vma,
 352                         enum pci_mmap_state mmap_state, int write_combine)
 353 {
 354         resource_size_t offset =
 355                 ((resource_size_t)vma->vm_pgoff) << PAGE_SHIFT;
 356         struct resource *rp;
 357         int ret;
 358
 359         rp = __pci_mmap_make_offset(dev, &offset, mmap_state);
 360         if (rp == NULL)
 361                 return -EINVAL;
 362
 363         vma->vm_pgoff = offset >> PAGE_SHIFT;
 364         vma->vm_page_prot = __pci_mmap_set_pgprot(dev, rp,
 365                                                   vma->vm_page_prot,
 366                                                   mmap_state, write_combine);
 367
 368         ret = remap_pfn_range(vma, vma->vm_start, vma->vm_pgoff,
 369                                vma->vm_end - vma->vm_start, vma->vm_page_prot);
 370
 371         return ret;
 372 }
 373
 374 /* This provides legacy IO read access on a bus */
 375 int pci_legacy_read(struct pci_bus *bus, loff_t port, u32 *val, size_t size)
 376 {
 377         unsigned long offset;
 378         struct pci_controller *hose = pci_bus_to_host(bus);
 379         struct resource *rp = &hose->io_resource;
 380         void __iomem *addr;
 381
 382         /* Check if port can be supported by that bus. We only check
 383          * the ranges of the PHB though, not the bus itself as the rules
 384          * for forwarding legacy cycles down bridges are not our problem
 385          * here. So if the host bridge supports it, we do it.
 386          */
 387         offset = (unsigned long)hose->io_base_virt - _IO_BASE;
 388         offset += port;
 389
 390         if (!(rp->flags & IORESOURCE_IO))
 391                 return -ENXIO;
 392         if (offset < rp->start || (offset + size) > rp->end)
 393                 return -ENXIO;
 394         addr = hose->io_base_virt + port;
 395
 396         switch (size) {
 397         case 1:
 398                 *((u8 *)val) = in_8(addr);
 399                 return 1;
 400         case 2:
 401                 if (port & 1)
 402                         return -EINVAL;
 403                 *((u16 *)val) = in_le16(addr);
 404                 return 2;
 405         case 4:
 406                 if (port & 3)
 407                         return -EINVAL;
 408                 *((u32 *)val) = in_le32(addr);
 409                 return 4;
 410         }
 411         return -EINVAL;
 412 }
 413
 414 /* This provides legacy IO write access on a bus */
 415 int pci_legacy_write(struct pci_bus *bus, loff_t port, u32 val, size_t size)
 416 {
 417         unsigned long offset;
 418         struct pci_controller *hose = pci_bus_to_host(bus);
 419         struct resource *rp = &hose->io_resource;
 420         void __iomem *addr;
 421
 422         /* Check if port can be supported by that bus. We only check
 423          * the ranges of the PHB though, not the bus itself as the rules
 424          * for forwarding legacy cycles down bridges are not our problem
 425          * here. So if the host bridge supports it, we do it.
 426          */
 427         offset = (unsigned long)hose->io_base_virt - _IO_BASE;
 428         offset += port;
 429
 430         if (!(rp->flags & IORESOURCE_IO))
 431                 return -ENXIO;
 432         if (offset < rp->start || (offset + size) > rp->end)
 433                 return -ENXIO;
 434         addr = hose->io_base_virt + port;
 435
 436         /* WARNING: The generic code is idiotic. It gets passed a pointer
 437          * to what can be a 1, 2 or 4 byte quantity and always reads that
 438          * as a u32, which means that we have to correct the location of
 439          * the data read within those 32 bits for size 1 and 2
 440          */
 441         switch (size) {
 442         case 1:
 443                 out_8(addr, val >> 24);
 444                 return 1;
 445         case 2:
 446                 if (port & 1)
 447                         return -EINVAL;
 448                 out_le16(addr, val >> 16);
 449                 return 2;
 450         case 4:
 451                 if (port & 3)
 452                         return -EINVAL;
 453                 out_le32(addr, val);
 454                 return 4;
 455         }
 456         return -EINVAL;
 457 }
 458
 459 /* This provides legacy IO or memory mmap access on a bus */
 460 int pci_mmap_legacy_page_range(struct pci_bus *bus,
 461                                struct vm_area_struct *vma,
 462                                enum pci_mmap_state mmap_state)
 463 {
 464         struct pci_controller *hose = pci_bus_to_host(bus);
 465         resource_size_t offset =
 466                 ((resource_size_t)vma->vm_pgoff) << PAGE_SHIFT;
 467         resource_size_t size = vma->vm_end - vma->vm_start;
 468         struct resource *rp;
 469
 470         pr_debug("pci_mmap_legacy_page_range(%04x:%02x, %s @%llx..%llx)\n",
 471                  pci_domain_nr(bus), bus->number,
 472                  mmap_state == pci_mmap_mem ? "MEM" : "IO",
 473                  (unsigned long long)offset,
 474                  (unsigned long long)(offset + size - 1));
 475
 476         if (mmap_state == pci_mmap_mem) {
 477                 /* Hack alert !
 478                  *
 479                  * Because X is lame and can fail starting if it gets an error
 480                  * trying to mmap legacy_mem (instead of just moving on without
 481                  * legacy memory access) we fake it here by giving it anonymous
 482                  * memory, effectively behaving just like /dev/zero
 483                  */
 484                 if ((offset + size) > hose->isa_mem_size) {
 485 #ifdef CONFIG_MMU
 486                         pr_debug("Process %s (pid:%d) mapped non-existing PCI",
 487                                 current->comm, current->pid);
 488                         pr_debug("legacy memory for 0%04x:%02x\n",
 489                                 pci_domain_nr(bus), bus->number);
 490 #endif
 491                         if (vma->vm_flags & VM_SHARED)
 492                                 return shmem_zero_setup(vma);
 493                         return 0;
 494                 }
 495                 offset += hose->isa_mem_phys;
 496         } else {
 497                 unsigned long io_offset = (unsigned long)hose->io_base_virt -
 498                                                                 _IO_BASE;
 499                 unsigned long roffset = offset + io_offset;
 500                 rp = &hose->io_resource;
 501                 if (!(rp->flags & IORESOURCE_IO))
 502                         return -ENXIO;
 503                 if (roffset < rp->start || (roffset + size) > rp->end)
 504                         return -ENXIO;
 505                 offset += hose->io_base_phys;
 506         }
 507         pr_debug(" -> mapping phys %llx\n", (unsigned long long)offset);
 508
 509         vma->vm_pgoff = offset >> PAGE_SHIFT;
 510         vma->vm_page_prot = pgprot_noncached(vma->vm_page_prot);
 511         return remap_pfn_range(vma, vma->vm_start, vma->vm_pgoff,
 512                                vma->vm_end - vma->vm_start,
 513                                vma->vm_page_prot);
 514 }
 515
 516 void pci_resource_to_user(const struct pci_dev *dev, int bar,
 517                           const struct resource *rsrc,
 518                           resource_size_t *start, resource_size_t *end)
 519 {
 520         struct pci_controller *hose = pci_bus_to_host(dev->bus);
 521         resource_size_t offset = 0;
 522
 523         if (hose == NULL)
 524                 return;
 525
 526         if (rsrc->flags & IORESOURCE_IO)
 527                 offset = (unsigned long)hose->io_base_virt - _IO_BASE;
 528
 529         /* We pass a fully fixed up address to userland for MMIO instead of
 530          * a BAR value because X is lame and expects to be able to use that
 531          * to pass to /dev/mem !
 532          *
 533          * That means that we'll have potentially 64 bits values where some
 534          * userland apps only expect 32 (like X itself since it thinks only
 535          * Sparc has 64 bits MMIO) but if we don't do that, we break it on
 536          * 32 bits CHRPs :-(
 537          *
 538          * Hopefully, the sysfs insterface is immune to that gunk. Once X
 539          * has been fixed (and the fix spread enough), we can re-enable the
 540          * 2 lines below and pass down a BAR value to userland. In that case
 541          * we'll also have to re-enable the matching code in
 542          * __pci_mmap_make_offset().
 543          *
 544          * BenH.
 545          */
 546 #if 0
 547         else if (rsrc->flags & IORESOURCE_MEM)
 548                 offset = hose->pci_mem_offset;
 549 #endif
 550
 551         *start = rsrc->start - offset;
 552         *end = rsrc->end - offset;
 553 }
 554
 555 /**
 556  * pci_process_bridge_OF_ranges - Parse PCI bridge resources from device tree
 557  * @hose: newly allocated pci_controller to be setup
 558  * @dev: device node of the host bridge
 559  * @primary: set if primary bus (32 bits only, soon to be deprecated)
 560  *
 561  * This function will parse the "ranges" property of a PCI host bridge device
 562  * node and setup the resource mapping of a pci controller based on its
 563  * content.
 564  *
 565  * Life would be boring if it wasn't for a few issues that we have to deal
 566  * with here:
 567  *
 568  *   - We can only cope with one IO space range and up to 3 Memory space
 569  *     ranges. However, some machines (thanks Apple !) tend to split their
 570  *     space into lots of small contiguous ranges. So we have to coalesce.
 571  *
 572  *   - We can only cope with all memory ranges having the same offset
 573  *     between CPU addresses and PCI addresses. Unfortunately, some bridges
 574  *     are setup for a large 1:1 mapping along with a small "window" which
 575  *     maps PCI address 0 to some arbitrary high address of the CPU space in
 576  *     order to give access to the ISA memory hole.
 577  *     The way out of here that I've chosen for now is to always set the
 578  *     offset based on the first resource found, then override it if we
 579  *     have a different offset and the previous was set by an ISA hole.
 580  *
 581  *   - Some busses have IO space not starting at 0, which causes trouble with
 582  *     the way we do our IO resource renumbering. The code somewhat deals with
 583  *     it for 64 bits but I would expect problems on 32 bits.
 584  *
 585  *   - Some 32 bits platforms such as 4xx can have physical space larger than
 586  *     32 bits so we need to use 64 bits values for the parsing
 587  */
 588 void pci_process_bridge_OF_ranges(struct pci_controller *hose,
 589                                   struct device_node *dev, int primary)
 590 {
 591         int memno = 0, isa_hole = -1;
 592         unsigned long long isa_mb = 0;
 593         struct resource *res;
 594         struct of_pci_range range;
 595         struct of_pci_range_parser parser;
 596
 597         pr_info("PCI host bridge %s %s ranges:\n",
 598                dev->full_name, primary ? "(primary)" : "");
 599
 600         /* Check for ranges property */
 601         if (of_pci_range_parser_init(&parser, dev))
 602                 return;
 603
 604         pr_debug("Parsing ranges property...\n");
 605         for_each_of_pci_range(&parser, &range) {
 606                 /* Read next ranges element */
 607                 pr_debug("pci_space: 0x%08x pci_addr:0x%016llx ",
 608                                 range.pci_space, range.pci_addr);
 609                 pr_debug("cpu_addr:0x%016llx size:0x%016llx\n",
 610                                         range.cpu_addr, range.size);
 611
 612                 /* If we failed translation or got a zero-sized region
 613                  * (some FW try to feed us with non sensical zero sized regions
 614                  * such as power3 which look like some kind of attempt
 615                  * at exposing the VGA memory hole)
 616                  */
 617                 if (range.cpu_addr == OF_BAD_ADDR || range.size == 0)
 618                         continue;
 619
 620                 /* Act based on address space type */
 621                 res = NULL;
 622                 switch (range.flags & IORESOURCE_TYPE_BITS) {
 623                 case IORESOURCE_IO:
 624                         pr_info("  IO 0x%016llx..0x%016llx -> 0x%016llx\n",
 625                                 range.cpu_addr, range.cpu_addr + range.size - 1,
 626                                 range.pci_addr);
 627
 628                         /* We support only one IO range */
 629                         if (hose->pci_io_size) {
 630                                 pr_info(" \\--> Skipped (too many) !\n");
 631                                 continue;
 632                         }
 633                         /* On 32 bits, limit I/O space to 16MB */
 634                         if (range.size > 0x01000000)
 635                                 range.size = 0x01000000;
 636
 637                         /* 32 bits needs to map IOs here */
 638                         hose->io_base_virt = ioremap(range.cpu_addr,
 639                                                 range.size);
 640
 641                         /* Expect trouble if pci_addr is not 0 */
 642                         if (primary)
 643                                 isa_io_base =
 644                                         (unsigned long)hose->io_base_virt;
 645                         /* pci_io_size and io_base_phys always represent IO
 646                          * space starting at 0 so we factor in pci_addr
 647                          */
 648                         hose->pci_io_size = range.pci_addr + range.size;
 649                         hose->io_base_phys = range.cpu_addr - range.pci_addr;
 650
 651                         /* Build resource */
 652                         res = &hose->io_resource;
 653                         range.cpu_addr = range.pci_addr;
 654
 655                         break;
 656                 case IORESOURCE_MEM:
 657                         pr_info(" MEM 0x%016llx..0x%016llx -> 0x%016llx %s\n",
 658                                 range.cpu_addr, range.cpu_addr + range.size - 1,
 659                                 range.pci_addr,
 660                                 (range.pci_space & 0x40000000) ?
 661                                 "Prefetch" : "");
 662
 663                         /* We support only 3 memory ranges */
 664                         if (memno >= 3) {
 665                                 pr_info(" \\--> Skipped (too many) !\n");
 666                                 continue;
 667                         }
 668                         /* Handles ISA memory hole space here */
 669                         if (range.pci_addr == 0) {
 670                                 isa_mb = range.cpu_addr;
 671                                 isa_hole = memno;
 672                                 if (primary || isa_mem_base == 0)
 673                                         isa_mem_base = range.cpu_addr;
 674                                 hose->isa_mem_phys = range.cpu_addr;
 675                                 hose->isa_mem_size = range.size;
 676                         }
 677
 678                         /* We get the PCI/Mem offset from the first range or
 679                          * the, current one if the offset came from an ISA
 680                          * hole. If they don't match, bugger.
 681                          */
 682                         if (memno == 0 ||
 683                             (isa_hole >= 0 && range.pci_addr != 0 &&
 684                              hose->pci_mem_offset == isa_mb))
 685                                 hose->pci_mem_offset = range.cpu_addr -
 686                                                         range.pci_addr;
 687                         else if (range.pci_addr != 0 &&
 688                                  hose->pci_mem_offset != range.cpu_addr -
 689                                                         range.pci_addr) {
 690                                 pr_info(" \\--> Skipped (offset mismatch) !\n");
 691                                 continue;
 692                         }
 693
 694                         /* Build resource */
 695                         res = &hose->mem_resources[memno++];
 696                         break;
 697                 }
 698                 if (res != NULL)
 699                         of_pci_range_to_resource(&range, dev, res);
 700         }
 701
 702         /* If there's an ISA hole and the pci_mem_offset is -not- matching
 703          * the ISA hole offset, then we need to remove the ISA hole from
 704          * the resource list for that brige
 705          */
 706         if (isa_hole >= 0 && hose->pci_mem_offset != isa_mb) {
 707                 unsigned int next = isa_hole + 1;
 708                 pr_info(" Removing ISA hole at 0x%016llx\n", isa_mb);
 709                 if (next < memno)
 710                         memmove(&hose->mem_resources[isa_hole],
 711                                 &hose->mem_resources[next],
 712                                 sizeof(struct resource) * (memno - next));
 713                 hose->mem_resources[--memno].flags = 0;
 714         }
 715 }
 716
 717 /* Decide whether to display the domain number in /proc */
 718 int pci_proc_domain(struct pci_bus *bus)
 719 {
 720         return 0;
 721 }
 722
 723 /* This header fixup will do the resource fixup for all devices as they are
 724  * probed, but not for bridge ranges
 725  */
 726 static void pcibios_fixup_resources(struct pci_dev *dev)
 727 {
 728         struct pci_controller *hose = pci_bus_to_host(dev->bus);
 729         int i;
 730
 731         if (!hose) {
 732                 pr_err("No host bridge for PCI dev %s !\n",
 733                        pci_name(dev));
 734                 return;
 735         }
 736         for (i = 0; i < DEVICE_COUNT_RESOURCE; i++) {
 737                 struct resource *res = dev->resource + i;
 738                 if (!res->flags)
 739                         continue;
 740                 if (res->start == 0) {
 741                         pr_debug("PCI:%s Resource %d %016llx-%016llx [%x]",
 742                                  pci_name(dev), i,
 743                                  (unsigned long long)res->start,
 744                                  (unsigned long long)res->end,
 745                                  (unsigned int)res->flags);
 746                         pr_debug("is unassigned\n");
 747                         res->end -= res->start;
 748                         res->start = 0;
 749                         res->flags |= IORESOURCE_UNSET;
 750                         continue;
 751                 }
 752
 753                 pr_debug("PCI:%s Resource %d %016llx-%016llx [%x]\n",
 754                          pci_name(dev), i,
 755                          (unsigned long long)res->start,
 756                          (unsigned long long)res->end,
 757                          (unsigned int)res->flags);
 758         }
 759 }
 760 DECLARE_PCI_FIXUP_HEADER(PCI_ANY_ID, PCI_ANY_ID, pcibios_fixup_resources);
 761
 762 /* This function tries to figure out if a bridge resource has been initialized
 763  * by the firmware or not. It doesn't have to be absolutely bullet proof, but
 764  * things go more smoothly when it gets it right. It should covers cases such
 765  * as Apple "closed" bridge resources and bare-metal pSeries unassigned bridges
 766  */
 767 static int pcibios_uninitialized_bridge_resource(struct pci_bus *bus,
 768                                                  struct resource *res)
 769 {
 770         struct pci_controller *hose = pci_bus_to_host(bus);
 771         struct pci_dev *dev = bus->self;
 772         resource_size_t offset;
 773         u16 command;
 774         int i;
 775
 776         /* Job is a bit different between memory and IO */
 777         if (res->flags & IORESOURCE_MEM) {
 778                 /* If the BAR is non-0 (res != pci_mem_offset) then it's
 779                  * probably been initialized by somebody
 780                  */
 781                 if (res->start != hose->pci_mem_offset)
 782                         return 0;
 783
 784                 /* The BAR is 0, let's check if memory decoding is enabled on
 785                  * the bridge. If not, we consider it unassigned
 786                  */
 787                 pci_read_config_word(dev, PCI_COMMAND, &command);
 788                 if ((command & PCI_COMMAND_MEMORY) == 0)
 789                         return 1;
 790
 791                 /* Memory decoding is enabled and the BAR is 0. If any of
 792                  * the bridge resources covers that starting address (0 then
 793                  * it's good enough for us for memory
 794                  */
 795                 for (i = 0; i < 3; i++) {
 796                         if ((hose->mem_resources[i].flags & IORESOURCE_MEM) &&
 797                            hose->mem_resources[i].start == hose->pci_mem_offset)
 798                                 return 0;
 799                 }
 800
 801                 /* Well, it starts at 0 and we know it will collide so we may as
 802                  * well consider it as unassigned. That covers the Apple case.
 803                  */
 804                 return 1;
 805         } else {
 806                 /* If the BAR is non-0, then we consider it assigned */
 807                 offset = (unsigned long)hose->io_base_virt - _IO_BASE;
 808                 if (((res->start - offset) & 0xfffffffful) != 0)
 809                         return 0;
 810
 811                 /* Here, we are a bit different than memory as typically IO
 812                  * space starting at low addresses -is- valid. What we do
 813                  * instead if that we consider as unassigned anything that
 814                  * doesn't have IO enabled in the PCI command register,
 815                  * and that's it.
 816                  */
 817                 pci_read_config_word(dev, PCI_COMMAND, &command);
 818                 if (command & PCI_COMMAND_IO)
 819                         return 0;
 820
 821                 /* It's starting at 0 and IO is disabled in the bridge, consider
 822                  * it unassigned
 823                  */
 824                 return 1;
 825         }
 826 }
 827
 828 /* Fixup resources of a PCI<->PCI bridge */
 829 static void pcibios_fixup_bridge(struct pci_bus *bus)
 830 {
 831         struct resource *res;
 832         int i;
 833
 834         struct pci_dev *dev = bus->self;
 835
 836         pci_bus_for_each_resource(bus, res, i) {
 837                 if (!res)
 838                         continue;
 839                 if (!res->flags)
 840                         continue;
 841                 if (i >= 3 && bus->self->transparent)
 842                         continue;
 843
 844                 pr_debug("PCI:%s Bus rsrc %d %016llx-%016llx [%x] fixup...\n",
 845                          pci_name(dev), i,
 846                          (unsigned long long)res->start,
 847                          (unsigned long long)res->end,
 848                          (unsigned int)res->flags);
 849
 850                 /* Try to detect uninitialized P2P bridge resources,
 851                  * and clear them out so they get re-assigned later
 852                  */
 853                 if (pcibios_uninitialized_bridge_resource(bus, res)) {
 854                         res->flags = 0;
 855                         pr_debug("PCI:%s            (unassigned)\n",
 856                                                                 pci_name(dev));
 857                 } else {
 858                         pr_debug("PCI:%s            %016llx-%016llx\n",
 859                                  pci_name(dev),
 860                                  (unsigned long long)res->start,
 861                                  (unsigned long long)res->end);
 862                 }
 863         }
 864 }
 865
 866 void pcibios_setup_bus_self(struct pci_bus *bus)
 867 {
 868         /* Fix up the bus resources for P2P bridges */
 869         if (bus->self != NULL)
 870                 pcibios_fixup_bridge(bus);
 871 }
 872
 873 void pcibios_setup_bus_devices(struct pci_bus *bus)
 874 {
 875         struct pci_dev *dev;
 876
 877         pr_debug("PCI: Fixup bus devices %d (%s)\n",
 878                  bus->number, bus->self ? pci_name(bus->self) : "PHB");
 879
 880         list_for_each_entry(dev, &bus->devices, bus_list) {
 881                 /* Setup OF node pointer in archdata */
 882                 dev->dev.of_node = pci_device_to_OF_node(dev);
 883
 884                 /* Fixup NUMA node as it may not be setup yet by the generic
 885                  * code and is needed by the DMA init
 886                  */
 887                 set_dev_node(&dev->dev, pcibus_to_node(dev->bus));
 888
 889                 /* Hook up default DMA ops */
 890                 set_dma_ops(&dev->dev, pci_dma_ops);
 891                 dev->dev.archdata.dma_data = (void *)PCI_DRAM_OFFSET;
 892
 893                 /* Read default IRQs and fixup if necessary */
 894                 dev->irq = of_irq_parse_and_map_pci(dev, 0, 0);
 895         }
 896 }
 897
 898 void pcibios_fixup_bus(struct pci_bus *bus)
 899 {
 900         /* When called from the generic PCI probe, read PCI<->PCI bridge
 901          * bases. This is -not- called when generating the PCI tree from
 902          * the OF device-tree.
 903          */
 904         if (bus->self != NULL)
 905                 pci_read_bridge_bases(bus);
 906
 907         /* Now fixup the bus bus */
 908         pcibios_setup_bus_self(bus);
 909
 910         /* Now fixup devices on that bus */
 911         pcibios_setup_bus_devices(bus);
 912 }
 913 EXPORT_SYMBOL(pcibios_fixup_bus);
 914
 915 static int skip_isa_ioresource_align(struct pci_dev *dev)
 916 {
 917         return 0;
 918 }
 919
 920 /*
 921  * We need to avoid collisions with `mirrored' VGA ports
 922  * and other strange ISA hardware, so we always want the
 923  * addresses to be allocated in the 0x000-0x0ff region
 924  * modulo 0x400.
 925  *
 926  * Why? Because some silly external IO cards only decode
 927  * the low 10 bits of the IO address. The 0x00-0xff region
 928  * is reserved for motherboard devices that decode all 16
 929  * bits, so it's ok to allocate at, say, 0x2800-0x28ff,
 930  * but we want to try to avoid allocating at 0x2900-0x2bff
 931  * which might have be mirrored at 0x0100-0x03ff..
 932  */
 933 resource_size_t pcibios_align_resource(void *data, const struct resource *res,
 934                                 resource_size_t size, resource_size_t align)
 935 {
 936         struct pci_dev *dev = data;
 937         resource_size_t start = res->start;
 938
 939         if (res->flags & IORESOURCE_IO) {
 940                 if (skip_isa_ioresource_align(dev))
 941                         return start;
 942                 if (start & 0x300)
 943                         start = (start + 0x3ff) & ~0x3ff;
 944         }
 945
 946         return start;
 947 }
 948 EXPORT_SYMBOL(pcibios_align_resource);
 949
 950 /*
 951  * Reparent resource children of pr that conflict with res
 952  * under res, and make res replace those children.
 953  */
 954 static int __init reparent_resources(struct resource *parent,
 955                                      struct resource *res)
 956 {
 957         struct resource *p, **pp;
 958         struct resource **firstpp = NULL;
 959
 960         for (pp = &parent->child; (p = *pp) != NULL; pp = &p->sibling) {
 961                 if (p->end < res->start)
 962                         continue;
 963                 if (res->end < p->start)
 964                         break;
 965                 if (p->start < res->start || p->end > res->end)
 966                         return -1;      /* not completely contained */
 967                 if (firstpp == NULL)
 968                         firstpp = pp;
 969         }
 970         if (firstpp == NULL)
 971                 return -1;      /* didn't find any conflicting entries? */
 972         res->parent = parent;
 973         res->child = *firstpp;
 974         res->sibling = *pp;
 975         *firstpp = res;
 976         *pp = NULL;
 977         for (p = res->child; p != NULL; p = p->sibling) {
 978                 p->parent = res;
 979                 pr_debug("PCI: Reparented %s [%llx..%llx] under %s\n",
 980                          p->name,
 981                          (unsigned long long)p->start,
 982                          (unsigned long long)p->end, res->name);
 983         }
 984         return 0;
 985 }
 986
 987 /*
 988  *  Handle resources of PCI devices.  If the world were perfect, we could
 989  *  just allocate all the resource regions and do nothing more.  It isn't.
 990  *  On the other hand, we cannot just re-allocate all devices, as it would
 991  *  require us to know lots of host bridge internals.  So we attempt to
 992  *  keep as much of the original configuration as possible, but tweak it
 993  *  when it's found to be wrong.
 994  *
 995  *  Known BIOS problems we have to work around:
 996  *      - I/O or memory regions not configured
 997  *      - regions configured, but not enabled in the command register
 998  *      - bogus I/O addresses above 64K used
 999  *      - expansion ROMs left enabled (this may sound harmless, but given
1000  *        the fact the PCI specs explicitly allow address decoders to be
1001  *        shared between expansion ROMs and other resource regions, it's
1002  *        at least dangerous)
1003  *
1004  *  Our solution:
1005  *      (1) Allocate resources for all buses behind PCI-to-PCI bridges.
1006  *          This gives us fixed barriers on where we can allocate.
1007  *      (2) Allocate resources for all enabled devices.  If there is
1008  *          a collision, just mark the resource as unallocated. Also
1009  *          disable expansion ROMs during this step.
1010  *      (3) Try to allocate resources for disabled devices.  If the
1011  *          resources were assigned correctly, everything goes well,
1012  *          if they weren't, they won't disturb allocation of other
1013  *          resources.
1014  *      (4) Assign new addresses to resources which were either
1015  *          not configured at all or misconfigured.  If explicitly
1016  *          requested by the user, configure expansion ROM address
1017  *          as well.
1018  */
1019
1020 static void pcibios_allocate_bus_resources(struct pci_bus *bus)
1021 {
1022         struct pci_bus *b;
1023         int i;
1024         struct resource *res, *pr;
1025
1026         pr_debug("PCI: Allocating bus resources for %04x:%02x...\n",
1027                  pci_domain_nr(bus), bus->number);
1028
1029         pci_bus_for_each_resource(bus, res, i) {
1030                 if (!res || !res->flags
1031                     || res->start > res->end || res->parent)
1032                         continue;
1033                 if (bus->parent == NULL)
1034                         pr = (res->flags & IORESOURCE_IO) ?
1035                                 &ioport_resource : &iomem_resource;
1036                 else {
1037                         /* Don't bother with non-root busses when
1038                          * re-assigning all resources. We clear the
1039                          * resource flags as if they were colliding
1040                          * and as such ensure proper re-allocation
1041                          * later.
1042                          */
1043                         pr = pci_find_parent_resource(bus->self, res);
1044                         if (pr == res) {
1045                                 /* this happens when the generic PCI
1046                                  * code (wrongly) decides that this
1047                                  * bridge is transparent  -- paulus
1048                                  */
1049                                 continue;
1050                         }
1051                 }
1052
1053                 pr_debug("PCI: %s (bus %d) bridge rsrc %d: %016llx-%016llx ",
1054                          bus->self ? pci_name(bus->self) : "PHB",
1055                          bus->number, i,
1056                          (unsigned long long)res->start,
1057                          (unsigned long long)res->end);
1058                 pr_debug("[0x%x], parent %p (%s)\n",
1059                          (unsigned int)res->flags,
1060                          pr, (pr && pr->name) ? pr->name : "nil");
1061
1062                 if (pr && !(pr->flags & IORESOURCE_UNSET)) {
1063                         if (request_resource(pr, res) == 0)
1064                                 continue;
1065                         /*
1066                          * Must be a conflict with an existing entry.
1067                          * Move that entry (or entries) under the
1068                          * bridge resource and try again.
1069                          */
1070                         if (reparent_resources(pr, res) == 0)
1071                                 continue;
1072                 }
1073                 pr_warn("PCI: Cannot allocate resource region ");
1074                 pr_cont("%d of PCI bridge %d, will remap\n", i, bus->number);
1075                 res->start = res->end = 0;
1076                 res->flags = 0;
1077         }
1078
1079         list_for_each_entry(b, &bus->children, node)
1080                 pcibios_allocate_bus_resources(b);
1081 }
1082
1083 static inline void alloc_resource(struct pci_dev *dev, int idx)
1084 {
1085         struct resource *pr, *r = &dev->resource[idx];
1086
1087         pr_debug("PCI: Allocating %s: Resource %d: %016llx..%016llx [%x]\n",
1088                  pci_name(dev), idx,
1089                  (unsigned long long)r->start,
1090                  (unsigned long long)r->end,
1091                  (unsigned int)r->flags);
1092
1093         pr = pci_find_parent_resource(dev, r);
1094         if (!pr || (pr->flags & IORESOURCE_UNSET) ||
1095             request_resource(pr, r) < 0) {
1096                 pr_warn("PCI: Cannot allocate resource region %d ", idx);
1097                 pr_cont("of device %s, will remap\n", pci_name(dev));
1098                 if (pr)
1099                         pr_debug("PCI:  parent is %p: %016llx-%016llx [%x]\n",
1100                                  pr,
1101                                  (unsigned long long)pr->start,
1102                                  (unsigned long long)pr->end,
1103                                  (unsigned int)pr->flags);
1104                 /* We'll assign a new address later */
1105                 r->flags |= IORESOURCE_UNSET;
1106                 r->end -= r->start;
1107                 r->start = 0;
1108         }
1109 }
1110
1111 static void __init pcibios_allocate_resources(int pass)
1112 {
1113         struct pci_dev *dev = NULL;
1114         int idx, disabled;
1115         u16 command;
1116         struct resource *r;
1117
1118         for_each_pci_dev(dev) {
1119                 pci_read_config_word(dev, PCI_COMMAND, &command);
1120                 for (idx = 0; idx <= PCI_ROM_RESOURCE; idx++) {
1121                         r = &dev->resource[idx];
1122                         if (r->parent)          /* Already allocated */
1123                                 continue;
1124                         if (!r->flags || (r->flags & IORESOURCE_UNSET))
1125                                 continue;       /* Not assigned at all */
1126                         /* We only allocate ROMs on pass 1 just in case they
1127                          * have been screwed up by firmware
1128                          */
1129                         if (idx == PCI_ROM_RESOURCE)
1130                                 disabled = 1;
1131                         if (r->flags & IORESOURCE_IO)
1132                                 disabled = !(command & PCI_COMMAND_IO);
1133                         else
1134                                 disabled = !(command & PCI_COMMAND_MEMORY);
1135                         if (pass == disabled)
1136                                 alloc_resource(dev, idx);
1137                 }
1138                 if (pass)
1139                         continue;
1140                 r = &dev->resource[PCI_ROM_RESOURCE];
1141                 if (r->flags) {
1142                         /* Turn the ROM off, leave the resource region,
1143                          * but keep it unregistered.
1144                          */
1145                         u32 reg;
1146                         pci_read_config_dword(dev, dev->rom_base_reg, &reg);
1147                         if (reg & PCI_ROM_ADDRESS_ENABLE) {
1148                                 pr_debug("PCI: Switching off ROM of %s\n",
1149                                          pci_name(dev));
1150                                 r->flags &= ~IORESOURCE_ROM_ENABLE;
1151                                 pci_write_config_dword(dev, dev->rom_base_reg,
1152                                                 reg & ~PCI_ROM_ADDRESS_ENABLE);
1153                         }
1154                 }
1155         }
1156 }
1157
1158 static void __init pcibios_reserve_legacy_regions(struct pci_bus *bus)
1159 {
1160         struct pci_controller *hose = pci_bus_to_host(bus);
1161         resource_size_t offset;
1162         struct resource *res, *pres;
1163         int i;
1164
1165         pr_debug("Reserving legacy ranges for domain %04x\n",
1166                                                         pci_domain_nr(bus));
1167
1168         /* Check for IO */
1169         if (!(hose->io_resource.flags & IORESOURCE_IO))
1170                 goto no_io;
1171         offset = (unsigned long)hose->io_base_virt - _IO_BASE;
1172         res = kzalloc(sizeof(struct resource), GFP_KERNEL);
1173         BUG_ON(res == NULL);
1174         res->name = "Legacy IO";
1175         res->flags = IORESOURCE_IO;
1176         res->start = offset;
1177         res->end = (offset + 0xfff) & 0xfffffffful;
1178         pr_debug("Candidate legacy IO: %pR\n", res);
1179         if (request_resource(&hose->io_resource, res)) {
1180                 pr_debug("PCI %04x:%02x Cannot reserve Legacy IO %pR\n",
1181                        pci_domain_nr(bus), bus->number, res);
1182                 kfree(res);
1183         }
1184
1185  no_io:
1186         /* Check for memory */
1187         offset = hose->pci_mem_offset;
1188         pr_debug("hose mem offset: %016llx\n", (unsigned long long)offset);
1189         for (i = 0; i < 3; i++) {
1190                 pres = &hose->mem_resources[i];
1191                 if (!(pres->flags & IORESOURCE_MEM))
1192                         continue;
1193                 pr_debug("hose mem res: %pR\n", pres);
1194                 if ((pres->start - offset) <= 0xa0000 &&
1195                     (pres->end - offset) >= 0xbffff)
1196                         break;
1197         }
1198         if (i >= 3)
1199                 return;
1200         res = kzalloc(sizeof(struct resource), GFP_KERNEL);
1201         BUG_ON(res == NULL);
1202         res->name = "Legacy VGA memory";
1203         res->flags = IORESOURCE_MEM;
1204         res->start = 0xa0000 + offset;
1205         res->end = 0xbffff + offset;
1206         pr_debug("Candidate VGA memory: %pR\n", res);
1207         if (request_resource(pres, res)) {
1208                 pr_debug("PCI %04x:%02x Cannot reserve VGA memory %pR\n",
1209                        pci_domain_nr(bus), bus->number, res);
1210                 kfree(res);
1211         }
1212 }
1213
1214 void __init pcibios_resource_survey(void)
1215 {
1216         struct pci_bus *b;
1217
1218         /* Allocate and assign resources. If we re-assign everything, then
1219          * we skip the allocate phase
1220          */
1221         list_for_each_entry(b, &pci_root_buses, node)
1222                 pcibios_allocate_bus_resources(b);
1223
1224         pcibios_allocate_resources(0);
1225         pcibios_allocate_resources(1);
1226
1227         /* Before we start assigning unassigned resource, we try to reserve
1228          * the low IO area and the VGA memory area if they intersect the
1229          * bus available resources to avoid allocating things on top of them
1230          */
1231         list_for_each_entry(b, &pci_root_buses, node)
1232                 pcibios_reserve_legacy_regions(b);
1233
1234         /* Now proceed to assigning things that were left unassigned */
1235         pr_debug("PCI: Assigning unassigned resources...\n");
1236         pci_assign_unassigned_resources();
1237 }
1238
1239 /* This is used by the PCI hotplug driver to allocate resource
1240  * of newly plugged busses. We can try to consolidate with the
1241  * rest of the code later, for now, keep it as-is as our main
1242  * resource allocation function doesn't deal with sub-trees yet.
1243  */
1244 void pcibios_claim_one_bus(struct pci_bus *bus)
1245 {
1246         struct pci_dev *dev;
1247         struct pci_bus *child_bus;
1248
1249         list_for_each_entry(dev, &bus->devices, bus_list) {
1250                 int i;
1251
1252                 for (i = 0; i < PCI_NUM_RESOURCES; i++) {
1253                         struct resource *r = &dev->resource[i];
1254
1255                         if (r->parent || !r->start || !r->flags)
1256                                 continue;
1257
1258                         pr_debug("PCI: Claiming %s: ", pci_name(dev));
1259                         pr_debug("Resource %d: %016llx..%016llx [%x]\n",
1260                                  i, (unsigned long long)r->start,
1261                                  (unsigned long long)r->end,
1262                                  (unsigned int)r->flags);
1263
1264                         pci_claim_resource(dev, i);
1265                 }
1266         }
1267
1268         list_for_each_entry(child_bus, &bus->children, node)
1269                 pcibios_claim_one_bus(child_bus);
1270 }
1271 EXPORT_SYMBOL_GPL(pcibios_claim_one_bus);
1272
1273
1274 /* pcibios_finish_adding_to_bus
1275  *
1276  * This is to be called by the hotplug code after devices have been
1277  * added to a bus, this include calling it for a PHB that is just
1278  * being added
1279  */
1280 void pcibios_finish_adding_to_bus(struct pci_bus *bus)
1281 {
1282         pr_debug("PCI: Finishing adding to hotplug bus %04x:%02x\n",
1283                  pci_domain_nr(bus), bus->number);
1284
1285         /* Allocate bus and devices resources */
1286         pcibios_allocate_bus_resources(bus);
1287         pcibios_claim_one_bus(bus);
1288
1289         /* Add new devices to global lists.  Register in proc, sysfs. */
1290         pci_bus_add_devices(bus);
1291
1292         /* Fixup EEH */
1293         /* eeh_add_device_tree_late(bus); */
1294 }
1295 EXPORT_SYMBOL_GPL(pcibios_finish_adding_to_bus);
1296
1297 int pcibios_enable_device(struct pci_dev *dev, int mask)
1298 {
1299         return pci_enable_resources(dev, mask);
1300 }
1301
1302 static void pcibios_setup_phb_resources(struct pci_controller *hose,
1303                                         struct list_head *resources)
1304 {
1305         unsigned long io_offset;
1306         struct resource *res;
1307         int i;
1308
1309         /* Hookup PHB IO resource */
1310         res = &hose->io_resource;
1311
1312         /* Fixup IO space offset */
1313         io_offset = (unsigned long)hose->io_base_virt - isa_io_base;
1314         res->start = (res->start + io_offset) & 0xffffffffu;
1315         res->end = (res->end + io_offset) & 0xffffffffu;
1316
1317         if (!res->flags) {
1318                 pr_warn("PCI: I/O resource not set for host ");
1319                 pr_cont("bridge %s (domain %d)\n",
1320                         hose->dn->full_name, hose->global_number);
1321                 /* Workaround for lack of IO resource only on 32-bit */
1322                 res->start = (unsigned long)hose->io_base_virt - isa_io_base;
1323                 res->end = res->start + IO_SPACE_LIMIT;
1324                 res->flags = IORESOURCE_IO;
1325         }
1326         pci_add_resource_offset(resources, res,
1327                 (__force resource_size_t)(hose->io_base_virt - _IO_BASE));
1328
1329         pr_debug("PCI: PHB IO resource    = %016llx-%016llx [%lx]\n",
1330                  (unsigned long long)res->start,
1331                  (unsigned long long)res->end,
1332                  (unsigned long)res->flags);
1333
1334         /* Hookup PHB Memory resources */
1335         for (i = 0; i < 3; ++i) {
1336                 res = &hose->mem_resources[i];
1337                 if (!res->flags) {
1338                         if (i > 0)
1339                                 continue;
1340                         pr_err("PCI: Memory resource 0 not set for ");
1341                         pr_cont("host bridge %s (domain %d)\n",
1342                                 hose->dn->full_name, hose->global_number);
1343
1344                         /* Workaround for lack of MEM resource only on 32-bit */
1345                         res->start = hose->pci_mem_offset;
1346                         res->end = (resource_size_t)-1LL;
1347                         res->flags = IORESOURCE_MEM;
1348
1349                 }
1350                 pci_add_resource_offset(resources, res, hose->pci_mem_offset);
1351
1352                 pr_debug("PCI: PHB MEM resource %d = %016llx-%016llx [%lx]\n",
1353                         i, (unsigned long long)res->start,
1354                         (unsigned long long)res->end,
1355                         (unsigned long)res->flags);
1356         }
1357
1358         pr_debug("PCI: PHB MEM offset     = %016llx\n",
1359                  (unsigned long long)hose->pci_mem_offset);
1360         pr_debug("PCI: PHB IO  offset     = %08lx\n",
1361                  (unsigned long)hose->io_base_virt - _IO_BASE);
1362 }
1363
1364 struct device_node *pcibios_get_phb_of_node(struct pci_bus *bus)
1365 {
1366         struct pci_controller *hose = bus->sysdata;
1367
1368         return of_node_get(hose->dn);
1369 }
1370
1371 static void pcibios_scan_phb(struct pci_controller *hose)
1372 {
1373         LIST_HEAD(resources);
1374         struct pci_bus *bus;
1375         struct device_node *node = hose->dn;
1376
1377         pr_debug("PCI: Scanning PHB %s\n", of_node_full_name(node));
1378
1379         pcibios_setup_phb_resources(hose, &resources);
1380
1381         bus = pci_scan_root_bus(hose->parent, hose->first_busno,
1382                                 hose->ops, hose, &resources);
1383         if (bus == NULL) {
1384                 pr_err("Failed to create bus for PCI domain %04x\n",
1385                        hose->global_number);
1386                 pci_free_resource_list(&resources);
1387                 return;
1388         }
1389         bus->busn_res.start = hose->first_busno;
1390         hose->bus = bus;
1391
1392         hose->last_busno = bus->busn_res.end;
1393 }
1394
1395 static int __init pcibios_init(void)
1396 {
1397         struct pci_controller *hose, *tmp;
1398         int next_busno = 0;
1399
1400         pr_info("PCI: Probing PCI hardware\n");
1401
1402         /* Scan all of the recorded PCI controllers.  */
1403         list_for_each_entry_safe(hose, tmp, &hose_list, list_node) {
1404                 hose->last_busno = 0xff;
1405                 pcibios_scan_phb(hose);
1406                 if (next_busno <= hose->last_busno)
1407                         next_busno = hose->last_busno + 1;
1408         }
1409         pci_bus_count = next_busno;
1410
1411         /* Call common code to handle resource allocation */
1412         pcibios_resource_survey();
1413
1414         return 0;
1415 }
1416
1417 subsys_initcall(pcibios_init);
1418
1419 static struct pci_controller *pci_bus_to_hose(int bus)
1420 {
1421         struct pci_controller *hose, *tmp;
1422
1423         list_for_each_entry_safe(hose, tmp, &hose_list, list_node)
1424                 if (bus >= hose->first_busno && bus <= hose->last_busno)
1425                         return hose;
1426         return NULL;
1427 }
1428
1429 /* Provide information on locations of various I/O regions in physical
1430  * memory.  Do this on a per-card basis so that we choose the right
1431  * root bridge.
1432  * Note that the returned IO or memory base is a physical address
1433  */
1434
1435 long sys_pciconfig_iobase(long which, unsigned long bus, unsigned long devfn)
1436 {
1437         struct pci_controller *hose;
1438         long result = -EOPNOTSUPP;
1439
1440         hose = pci_bus_to_hose(bus);
1441         if (!hose)
1442                 return -ENODEV;
1443
1444         switch (which) {
1445         case IOBASE_BRIDGE_NUMBER:
1446                 return (long)hose->first_busno;
1447         case IOBASE_MEMORY:
1448                 return (long)hose->pci_mem_offset;
1449         case IOBASE_IO:
1450                 return (long)hose->io_base_phys;
1451         case IOBASE_ISA_IO:
1452                 return (long)isa_io_base;
1453         case IOBASE_ISA_MEM:
1454                 return (long)isa_mem_base;
1455         }
1456
1457         return result;
1458 }
1459
1460 /*
1461  * Null PCI config access functions, for the case when we can't
1462  * find a hose.
1463  */
1464 #define NULL_PCI_OP(rw, size, type)                                     \
1465 static int                                                              \
1466 null_##rw##_config_##size(struct pci_dev *dev, int offset, type val)    \
1467 {                                                                       \
1468         return PCIBIOS_DEVICE_NOT_FOUND;                                \
1469 }
1470
1471 static int
1472 null_read_config(struct pci_bus *bus, unsigned int devfn, int offset,
1473                  int len, u32 *val)
1474 {
1475         return PCIBIOS_DEVICE_NOT_FOUND;
1476 }
1477
1478 static int
1479 null_write_config(struct pci_bus *bus, unsigned int devfn, int offset,
1480                   int len, u32 val)
1481 {
1482         return PCIBIOS_DEVICE_NOT_FOUND;
1483 }
1484
1485 static struct pci_ops null_pci_ops = {
1486         .read = null_read_config,
1487         .write = null_write_config,
1488 };
1489
1490 /*
1491  * These functions are used early on before PCI scanning is done
1492  * and all of the pci_dev and pci_bus structures have been created.
1493  */
1494 static struct pci_bus *
1495 fake_pci_bus(struct pci_controller *hose, int busnr)
1496 {
1497         static struct pci_bus bus;
1498
1499         if (!hose)
1500                 pr_err("Can't find hose for PCI bus %d!\n", busnr);
1501
1502         bus.number = busnr;
1503         bus.sysdata = hose;
1504         bus.ops = hose ? hose->ops : &null_pci_ops;
1505         return &bus;
1506 }
1507
1508 #define EARLY_PCI_OP(rw, size, type)                                    \
1509 int early_##rw##_config_##size(struct pci_controller *hose, int bus,    \
1510                                int devfn, int offset, type value)       \
1511 {                                                                       \
1512         return pci_bus_##rw##_config_##size(fake_pci_bus(hose, bus),    \
1513                                             devfn, offset, value);      \
1514 }
1515
1516 EARLY_PCI_OP(read, byte, u8 *)
1517 EARLY_PCI_OP(read, word, u16 *)
1518 EARLY_PCI_OP(read, dword, u32 *)
1519 EARLY_PCI_OP(write, byte, u8)
1520 EARLY_PCI_OP(write, word, u16)
1521 EARLY_PCI_OP(write, dword, u32)
1522
1523 int early_find_capability(struct pci_controller *hose, int bus, int devfn,
1524                           int cap)
1525 {
1526         return pci_bus_find_capability(fake_pci_bus(hose, bus), devfn, cap);
1527 }
1528