arch/x86/kernel/smpboot.c

   1 /*
   2  *      x86 SMP booting functions
   3  *
   4  *      (c) 1995 Alan Cox, Building #3 <alan@lxorguk.ukuu.org.uk>
   5  *      (c) 1998, 1999, 2000, 2009 Ingo Molnar <mingo@redhat.com>
   6  *      Copyright 2001 Andi Kleen, SuSE Labs.
   7  *
   8  *      Much of the core SMP work is based on previous work by Thomas Radke, to
   9  *      whom a great many thanks are extended.
  10  *
  11  *      Thanks to Intel for making available several different Pentium,
  12  *      Pentium Pro and Pentium-II/Xeon MP machines.
  13  *      Original development of Linux SMP code supported by Caldera.
  14  *
  15  *      This code is released under the GNU General Public License version 2 or
  16  *      later.
  17  *
  18  *      Fixes
  19  *              Felix Koop      :       NR_CPUS used properly
  20  *              Jose Renau      :       Handle single CPU case.
  21  *              Alan Cox        :       By repeated request 8) - Total BogoMIPS report.
  22  *              Greg Wright     :       Fix for kernel stacks panic.
  23  *              Erich Boleyn    :       MP v1.4 and additional changes.
  24  *      Matthias Sattler        :       Changes for 2.1 kernel map.
  25  *      Michel Lespinasse       :       Changes for 2.1 kernel map.
  26  *      Michael Chastain        :       Change trampoline.S to gnu as.
  27  *              Alan Cox        :       Dumb bug: 'B' step PPro's are fine
  28  *              Ingo Molnar     :       Added APIC timers, based on code
  29  *                                      from Jose Renau
  30  *              Ingo Molnar     :       various cleanups and rewrites
  31  *              Tigran Aivazian :       fixed "0.00 in /proc/uptime on SMP" bug.
  32  *      Maciej W. Rozycki       :       Bits for genuine 82489DX APICs
  33  *      Andi Kleen              :       Changed for SMP boot into long mode.
  34  *              Martin J. Bligh :       Added support for multi-quad systems
  35  *              Dave Jones      :       Report invalid combinations of Athlon CPUs.
  36  *              Rusty Russell   :       Hacked into shape for new "hotplug" boot process.
  37  *      Andi Kleen              :       Converted to new state machine.
  38  *      Ashok Raj               :       CPU hotplug support
  39  *      Glauber Costa           :       i386 and x86_64 integration
  40  */
  41
  42 #include <linux/init.h>
  43 #include <linux/smp.h>
  44 #include <linux/module.h>
  45 #include <linux/sched.h>
  46 #include <linux/percpu.h>
  47 #include <linux/bootmem.h>
  48 #include <linux/err.h>
  49 #include <linux/nmi.h>
  50 #include <linux/tboot.h>
  51 #include <linux/stackprotector.h>
  52 #include <linux/gfp.h>
  53
  54 #include <asm/acpi.h>
  55 #include <asm/desc.h>
  56 #include <asm/nmi.h>
  57 #include <asm/irq.h>
  58 #include <asm/idle.h>
  59 #include <asm/trampoline.h>
  60 #include <asm/cpu.h>
  61 #include <asm/numa.h>
  62 #include <asm/pgtable.h>
  63 #include <asm/tlbflush.h>
  64 #include <asm/mtrr.h>
  65 #include <asm/mwait.h>
  66 #include <asm/apic.h>
  67 #include <asm/io_apic.h>
  68 #include <asm/setup.h>
  69 #include <asm/uv/uv.h>
  70 #include <linux/mc146818rtc.h>
  71
  72 #include <asm/smpboot_hooks.h>
  73 #include <asm/i8259.h>
  74
  75 /* State of each CPU */
  76 DEFINE_PER_CPU(int, cpu_state) = { 0 };
  77
  78 /* Store all idle threads, this can be reused instead of creating
  79 * a new thread. Also avoids complicated thread destroy functionality
  80 * for idle threads.
  81 */
  82 #ifdef CONFIG_HOTPLUG_CPU
  83 /*
  84  * Needed only for CONFIG_HOTPLUG_CPU because __cpuinitdata is
  85  * removed after init for !CONFIG_HOTPLUG_CPU.
  86  */
  87 static DEFINE_PER_CPU(struct task_struct *, idle_thread_array);
  88 #define get_idle_for_cpu(x)      (per_cpu(idle_thread_array, x))
  89 #define set_idle_for_cpu(x, p)   (per_cpu(idle_thread_array, x) = (p))
  90
  91 /*
  92  * We need this for trampoline_base protection from concurrent accesses when
  93  * off- and onlining cores wildly.
  94  */
  95 static DEFINE_MUTEX(x86_cpu_hotplug_driver_mutex);
  96
  97 void cpu_hotplug_driver_lock(void)
  98 {
  99         mutex_lock(&x86_cpu_hotplug_driver_mutex);
 100 }
 101
 102 void cpu_hotplug_driver_unlock(void)
 103 {
 104         mutex_unlock(&x86_cpu_hotplug_driver_mutex);
 105 }
 106
 107 ssize_t arch_cpu_probe(const char *buf, size_t count) { return -1; }
 108 ssize_t arch_cpu_release(const char *buf, size_t count) { return -1; }
 109 #else
 110 static struct task_struct *idle_thread_array[NR_CPUS] __cpuinitdata ;
 111 #define get_idle_for_cpu(x)      (idle_thread_array[(x)])
 112 #define set_idle_for_cpu(x, p)   (idle_thread_array[(x)] = (p))
 113 #endif
 114
 115 /* Number of siblings per CPU package */
 116 int smp_num_siblings = 1;
 117 EXPORT_SYMBOL(smp_num_siblings);
 118
 119 /* Last level cache ID of each logical CPU */
 120 DEFINE_PER_CPU(u16, cpu_llc_id) = BAD_APICID;
 121
 122 /* representing HT siblings of each logical CPU */
 123 DEFINE_PER_CPU(cpumask_var_t, cpu_sibling_map);
 124 EXPORT_PER_CPU_SYMBOL(cpu_sibling_map);
 125
 126 /* representing HT and core siblings of each logical CPU */
 127 DEFINE_PER_CPU(cpumask_var_t, cpu_core_map);
 128 EXPORT_PER_CPU_SYMBOL(cpu_core_map);
 129
 130 DEFINE_PER_CPU(cpumask_var_t, cpu_llc_shared_map);
 131
 132 /* Per CPU bogomips and other parameters */
 133 DEFINE_PER_CPU_SHARED_ALIGNED(struct cpuinfo_x86, cpu_info);
 134 EXPORT_PER_CPU_SYMBOL(cpu_info);
 135
 136 atomic_t init_deasserted;
 137
 138 /*
 139  * Report back to the Boot Processor.
 140  * Running on AP.
 141  */
 142 static void __cpuinit smp_callin(void)
 143 {
 144         int cpuid, phys_id;
 145         unsigned long timeout;
 146
 147         /*
 148          * If waken up by an INIT in an 82489DX configuration
 149          * we may get here before an INIT-deassert IPI reaches
 150          * our local APIC.  We have to wait for the IPI or we'll
 151          * lock up on an APIC access.
 152          */
 153         if (apic->wait_for_init_deassert)
 154                 apic->wait_for_init_deassert(&init_deasserted);
 155
 156         /*
 157          * (This works even if the APIC is not enabled.)
 158          */
 159         phys_id = read_apic_id();
 160         cpuid = smp_processor_id();
 161         if (cpumask_test_cpu(cpuid, cpu_callin_mask)) {
 162                 panic("%s: phys CPU#%d, CPU#%d already present??\n", __func__,
 163                                         phys_id, cpuid);
 164         }
 165         pr_debug("CPU#%d (phys ID: %d) waiting for CALLOUT\n", cpuid, phys_id);
 166
 167         /*
 168          * STARTUP IPIs are fragile beasts as they might sometimes
 169          * trigger some glue motherboard logic. Complete APIC bus
 170          * silence for 1 second, this overestimates the time the
 171          * boot CPU is spending to send the up to 2 STARTUP IPIs
 172          * by a factor of two. This should be enough.
 173          */
 174
 175         /*
 176          * Waiting 2s total for startup (udelay is not yet working)
 177          */
 178         timeout = jiffies + 2*HZ;
 179         while (time_before(jiffies, timeout)) {
 180                 /*
 181                  * Has the boot CPU finished it's STARTUP sequence?
 182                  */
 183                 if (cpumask_test_cpu(cpuid, cpu_callout_mask))
 184                         break;
 185                 cpu_relax();
 186         }
 187
 188         if (!time_before(jiffies, timeout)) {
 189                 panic("%s: CPU%d started up but did not get a callout!\n",
 190                       __func__, cpuid);
 191         }
 192
 193         /*
 194          * the boot CPU has finished the init stage and is spinning
 195          * on callin_map until we finish. We are free to set up this
 196          * CPU, first the APIC. (this is probably redundant on most
 197          * boards)
 198          */
 199
 200         pr_debug("CALLIN, before setup_local_APIC().\n");
 201         if (apic->smp_callin_clear_local_apic)
 202                 apic->smp_callin_clear_local_apic();
 203         setup_local_APIC();
 204         end_local_APIC_setup();
 205
 206         /*
 207          * Need to setup vector mappings before we enable interrupts.
 208          */
 209         setup_vector_irq(smp_processor_id());
 210
 211         /*
 212          * Save our processor parameters. Note: this information
 213          * is needed for clock calibration.
 214          */
 215         smp_store_cpu_info(cpuid);
 216
 217         /*
 218          * Get our bogomips.
 219          * Update loops_per_jiffy in cpu_data. Previous call to
 220          * smp_store_cpu_info() stored a value that is close but not as
 221          * accurate as the value just calculated.
 222          *
 223          * Need to enable IRQs because it can take longer and then
 224          * the NMI watchdog might kill us.
 225          */
 226         local_irq_enable();
 227         calibrate_delay();
 228         cpu_data(cpuid).loops_per_jiffy = loops_per_jiffy;
 229         local_irq_disable();
 230         pr_debug("Stack at about %p\n", &cpuid);
 231
 232         /*
 233          * This must be done before setting cpu_online_mask
 234          * or calling notify_cpu_starting.
 235          */
 236         set_cpu_sibling_map(raw_smp_processor_id());
 237         wmb();
 238
 239         notify_cpu_starting(cpuid);
 240
 241         /*
 242          * Allow the master to continue.
 243          */
 244         cpumask_set_cpu(cpuid, cpu_callin_mask);
 245 }
 246
 247 /*
 248  * Activate a secondary processor.
 249  */
 250 notrace static void __cpuinit start_secondary(void *unused)
 251 {
 252         /*
 253          * Don't put *anything* before cpu_init(), SMP booting is too
 254          * fragile that we want to limit the things done here to the
 255          * most necessary things.
 256          */
 257         cpu_init();
 258         x86_cpuinit.early_percpu_clock_init();
 259         preempt_disable();
 260         smp_callin();
 261
 262 #ifdef CONFIG_X86_32
 263         /* switch away from the initial page table */
 264         load_cr3(swapper_pg_dir);
 265         __flush_tlb_all();
 266 #endif
 267
 268         /* otherwise gcc will move up smp_processor_id before the cpu_init */
 269         barrier();
 270         /*
 271          * Check TSC synchronization with the BP:
 272          */
 273         check_tsc_sync_target();
 274
 275         /*
 276          * We need to hold call_lock, so there is no inconsistency
 277          * between the time smp_call_function() determines number of
 278          * IPI recipients, and the time when the determination is made
 279          * for which cpus receive the IPI. Holding this
 280          * lock helps us to not include this cpu in a currently in progress
 281          * smp_call_function().
 282          *
 283          * We need to hold vector_lock so there the set of online cpus
 284          * does not change while we are assigning vectors to cpus.  Holding
 285          * this lock ensures we don't half assign or remove an irq from a cpu.
 286          */
 287         ipi_call_lock();
 288         lock_vector_lock();
 289         set_cpu_online(smp_processor_id(), true);
 290         unlock_vector_lock();
 291         ipi_call_unlock();
 292         per_cpu(cpu_state, smp_processor_id()) = CPU_ONLINE;
 293         x86_platform.nmi_init();
 294
 295         /* enable local interrupts */
 296         local_irq_enable();
 297
 298         /* to prevent fake stack check failure in clock setup */
 299         boot_init_stack_canary();
 300
 301         x86_cpuinit.setup_percpu_clockev();
 302
 303         wmb();
 304         cpu_idle();
 305 }
 306
 307 /*
 308  * The bootstrap kernel entry code has set these up. Save them for
 309  * a given CPU
 310  */
 311
 312 void __cpuinit smp_store_cpu_info(int id)
 313 {
 314         struct cpuinfo_x86 *c = &cpu_data(id);
 315
 316         *c = boot_cpu_data;
 317         c->cpu_index = id;
 318         if (id != 0)
 319                 identify_secondary_cpu(c);
 320 }
 321
 322 static void __cpuinit link_thread_siblings(int cpu1, int cpu2)
 323 {
 324         cpumask_set_cpu(cpu1, cpu_sibling_mask(cpu2));
 325         cpumask_set_cpu(cpu2, cpu_sibling_mask(cpu1));
 326         cpumask_set_cpu(cpu1, cpu_core_mask(cpu2));
 327         cpumask_set_cpu(cpu2, cpu_core_mask(cpu1));
 328         cpumask_set_cpu(cpu1, cpu_llc_shared_mask(cpu2));
 329         cpumask_set_cpu(cpu2, cpu_llc_shared_mask(cpu1));
 330 }
 331
 332
 333 void __cpuinit set_cpu_sibling_map(int cpu)
 334 {
 335         int i;
 336         struct cpuinfo_x86 *c = &cpu_data(cpu);
 337
 338         cpumask_set_cpu(cpu, cpu_sibling_setup_mask);
 339
 340         if (smp_num_siblings > 1) {
 341                 for_each_cpu(i, cpu_sibling_setup_mask) {
 342                         struct cpuinfo_x86 *o = &cpu_data(i);
 343
 344                         if (cpu_has(c, X86_FEATURE_TOPOEXT)) {
 345                                 if (c->phys_proc_id == o->phys_proc_id &&
 346                                     per_cpu(cpu_llc_id, cpu) == per_cpu(cpu_llc_id, i) &&
 347                                     c->compute_unit_id == o->compute_unit_id)
 348                                         link_thread_siblings(cpu, i);
 349                         } else if (c->phys_proc_id == o->phys_proc_id &&
 350                                    c->cpu_core_id == o->cpu_core_id) {
 351                                 link_thread_siblings(cpu, i);
 352                         }
 353                 }
 354         } else {
 355                 cpumask_set_cpu(cpu, cpu_sibling_mask(cpu));
 356         }
 357
 358         cpumask_set_cpu(cpu, cpu_llc_shared_mask(cpu));
 359
 360         if (__this_cpu_read(cpu_info.x86_max_cores) == 1) {
 361                 cpumask_copy(cpu_core_mask(cpu), cpu_sibling_mask(cpu));
 362                 c->booted_cores = 1;
 363                 return;
 364         }
 365
 366         for_each_cpu(i, cpu_sibling_setup_mask) {
 367                 if (per_cpu(cpu_llc_id, cpu) != BAD_APICID &&
 368                     per_cpu(cpu_llc_id, cpu) == per_cpu(cpu_llc_id, i)) {
 369                         cpumask_set_cpu(i, cpu_llc_shared_mask(cpu));
 370                         cpumask_set_cpu(cpu, cpu_llc_shared_mask(i));
 371                 }
 372                 if (c->phys_proc_id == cpu_data(i).phys_proc_id) {
 373                         cpumask_set_cpu(i, cpu_core_mask(cpu));
 374                         cpumask_set_cpu(cpu, cpu_core_mask(i));
 375                         /*
 376                          *  Does this new cpu bringup a new core?
 377                          */
 378                         if (cpumask_weight(cpu_sibling_mask(cpu)) == 1) {
 379                                 /*
 380                                  * for each core in package, increment
 381                                  * the booted_cores for this new cpu
 382                                  */
 383                                 if (cpumask_first(cpu_sibling_mask(i)) == i)
 384                                         c->booted_cores++;
 385                                 /*
 386                                  * increment the core count for all
 387                                  * the other cpus in this package
 388                                  */
 389                                 if (i != cpu)
 390                                         cpu_data(i).booted_cores++;
 391                         } else if (i != cpu && !c->booted_cores)
 392                                 c->booted_cores = cpu_data(i).booted_cores;
 393                 }
 394         }
 395 }
 396
 397 /* maps the cpu to the sched domain representing multi-core */
 398 const struct cpumask *cpu_coregroup_mask(int cpu)
 399 {
 400         struct cpuinfo_x86 *c = &cpu_data(cpu);
 401         /*
 402          * For perf, we return last level cache shared map.
 403          * And for power savings, we return cpu_core_map
 404          */
 405         if ((sched_mc_power_savings || sched_smt_power_savings) &&
 406             !(cpu_has(c, X86_FEATURE_AMD_DCM)))
 407                 return cpu_core_mask(cpu);
 408         else
 409                 return cpu_llc_shared_mask(cpu);
 410 }
 411
 412 static void impress_friends(void)
 413 {
 414         int cpu;
 415         unsigned long bogosum = 0;
 416         /*
 417          * Allow the user to impress friends.
 418          */
 419         pr_debug("Before bogomips.\n");
 420         for_each_possible_cpu(cpu)
 421                 if (cpumask_test_cpu(cpu, cpu_callout_mask))
 422                         bogosum += cpu_data(cpu).loops_per_jiffy;
 423         printk(KERN_INFO
 424                 "Total of %d processors activated (%lu.%02lu BogoMIPS).\n",
 425                 num_online_cpus(),
 426                 bogosum/(500000/HZ),
 427                 (bogosum/(5000/HZ))%100);
 428
 429         pr_debug("Before bogocount - setting activated=1.\n");
 430 }
 431
 432 void __inquire_remote_apic(int apicid)
 433 {
 434         unsigned i, regs[] = { APIC_ID >> 4, APIC_LVR >> 4, APIC_SPIV >> 4 };
 435         const char * const names[] = { "ID", "VERSION", "SPIV" };
 436         int timeout;
 437         u32 status;
 438
 439         printk(KERN_INFO "Inquiring remote APIC 0x%x...\n", apicid);
 440
 441         for (i = 0; i < ARRAY_SIZE(regs); i++) {
 442                 printk(KERN_INFO "... APIC 0x%x %s: ", apicid, names[i]);
 443
 444                 /*
 445                  * Wait for idle.
 446                  */
 447                 status = safe_apic_wait_icr_idle();
 448                 if (status)
 449                         printk(KERN_CONT
 450                                "a previous APIC delivery may have failed\n");
 451
 452                 apic_icr_write(APIC_DM_REMRD | regs[i], apicid);
 453
 454                 timeout = 0;
 455                 do {
 456                         udelay(100);
 457                         status = apic_read(APIC_ICR) & APIC_ICR_RR_MASK;
 458                 } while (status == APIC_ICR_RR_INPROG && timeout++ < 1000);
 459
 460                 switch (status) {
 461                 case APIC_ICR_RR_VALID:
 462                         status = apic_read(APIC_RRR);
 463                         printk(KERN_CONT "%08x\n", status);
 464                         break;
 465                 default:
 466                         printk(KERN_CONT "failed\n");
 467                 }
 468         }
 469 }
 470
 471 /*
 472  * Poke the other CPU in the eye via NMI to wake it up. Remember that the normal
 473  * INIT, INIT, STARTUP sequence will reset the chip hard for us, and this
 474  * won't ... remember to clear down the APIC, etc later.
 475  */
 476 int __cpuinit
 477 wakeup_secondary_cpu_via_nmi(int logical_apicid, unsigned long start_eip)
 478 {
 479         unsigned long send_status, accept_status = 0;
 480         int maxlvt;
 481
 482         /* Target chip */
 483         /* Boot on the stack */
 484         /* Kick the second */
 485         apic_icr_write(APIC_DM_NMI | apic->dest_logical, logical_apicid);
 486
 487         pr_debug("Waiting for send to finish...\n");
 488         send_status = safe_apic_wait_icr_idle();
 489
 490         /*
 491          * Give the other CPU some time to accept the IPI.
 492          */
 493         udelay(200);
 494         if (APIC_INTEGRATED(apic_version[boot_cpu_physical_apicid])) {
 495                 maxlvt = lapic_get_maxlvt();
 496                 if (maxlvt > 3)                 /* Due to the Pentium erratum 3AP.  */
 497                         apic_write(APIC_ESR, 0);
 498                 accept_status = (apic_read(APIC_ESR) & 0xEF);
 499         }
 500         pr_debug("NMI sent.\n");
 501
 502         if (send_status)
 503                 printk(KERN_ERR "APIC never delivered???\n");
 504         if (accept_status)
 505                 printk(KERN_ERR "APIC delivery error (%lx).\n", accept_status);
 506
 507         return (send_status | accept_status);
 508 }
 509
 510 static int __cpuinit
 511 wakeup_secondary_cpu_via_init(int phys_apicid, unsigned long start_eip)
 512 {
 513         unsigned long send_status, accept_status = 0;
 514         int maxlvt, num_starts, j;
 515
 516         maxlvt = lapic_get_maxlvt();
 517
 518         /*
 519          * Be paranoid about clearing APIC errors.
 520          */
 521         if (APIC_INTEGRATED(apic_version[phys_apicid])) {
 522                 if (maxlvt > 3)         /* Due to the Pentium erratum 3AP.  */
 523                         apic_write(APIC_ESR, 0);
 524                 apic_read(APIC_ESR);
 525         }
 526
 527         pr_debug("Asserting INIT.\n");
 528
 529         /*
 530          * Turn INIT on target chip
 531          */
 532         /*
 533          * Send IPI
 534          */
 535         apic_icr_write(APIC_INT_LEVELTRIG | APIC_INT_ASSERT | APIC_DM_INIT,
 536                        phys_apicid);
 537
 538         pr_debug("Waiting for send to finish...\n");
 539         send_status = safe_apic_wait_icr_idle();
 540
 541         mdelay(10);
 542
 543         pr_debug("Deasserting INIT.\n");
 544
 545         /* Target chip */
 546         /* Send IPI */
 547         apic_icr_write(APIC_INT_LEVELTRIG | APIC_DM_INIT, phys_apicid);
 548
 549         pr_debug("Waiting for send to finish...\n");
 550         send_status = safe_apic_wait_icr_idle();
 551
 552         mb();
 553         atomic_set(&init_deasserted, 1);
 554
 555         /*
 556          * Should we send STARTUP IPIs ?
 557          *
 558          * Determine this based on the APIC version.
 559          * If we don't have an integrated APIC, don't send the STARTUP IPIs.
 560          */
 561         if (APIC_INTEGRATED(apic_version[phys_apicid]))
 562                 num_starts = 2;
 563         else
 564                 num_starts = 0;
 565
 566         /*
 567          * Paravirt / VMI wants a startup IPI hook here to set up the
 568          * target processor state.
 569          */
 570         startup_ipi_hook(phys_apicid, (unsigned long) start_secondary,
 571                          stack_start);
 572
 573         /*
 574          * Run STARTUP IPI loop.
 575          */
 576         pr_debug("#startup loops: %d.\n", num_starts);
 577
 578         for (j = 1; j <= num_starts; j++) {
 579                 pr_debug("Sending STARTUP #%d.\n", j);
 580                 if (maxlvt > 3)         /* Due to the Pentium erratum 3AP.  */
 581                         apic_write(APIC_ESR, 0);
 582                 apic_read(APIC_ESR);
 583                 pr_debug("After apic_write.\n");
 584
 585                 /*
 586                  * STARTUP IPI
 587                  */
 588
 589                 /* Target chip */
 590                 /* Boot on the stack */
 591                 /* Kick the second */
 592                 apic_icr_write(APIC_DM_STARTUP | (start_eip >> 12),
 593                                phys_apicid);
 594
 595                 /*
 596                  * Give the other CPU some time to accept the IPI.
 597                  */
 598                 udelay(300);
 599
 600                 pr_debug("Startup point 1.\n");
 601
 602                 pr_debug("Waiting for send to finish...\n");
 603                 send_status = safe_apic_wait_icr_idle();
 604
 605                 /*
 606                  * Give the other CPU some time to accept the IPI.
 607                  */
 608                 udelay(200);
 609                 if (maxlvt > 3)         /* Due to the Pentium erratum 3AP.  */
 610                         apic_write(APIC_ESR, 0);
 611                 accept_status = (apic_read(APIC_ESR) & 0xEF);
 612                 if (send_status || accept_status)
 613                         break;
 614         }
 615         pr_debug("After Startup.\n");
 616
 617         if (send_status)
 618                 printk(KERN_ERR "APIC never delivered???\n");
 619         if (accept_status)
 620                 printk(KERN_ERR "APIC delivery error (%lx).\n", accept_status);
 621
 622         return (send_status | accept_status);
 623 }
 624
 625 struct create_idle {
 626         struct work_struct work;
 627         struct task_struct *idle;
 628         struct completion done;
 629         int cpu;
 630 };
 631
 632 static void __cpuinit do_fork_idle(struct work_struct *work)
 633 {
 634         struct create_idle *c_idle =
 635                 container_of(work, struct create_idle, work);
 636
 637         c_idle->idle = fork_idle(c_idle->cpu);
 638         complete(&c_idle->done);
 639 }
 640
 641 /* reduce the number of lines printed when booting a large cpu count system */
 642 static void __cpuinit announce_cpu(int cpu, int apicid)
 643 {
 644         static int current_node = -1;
 645         int node = early_cpu_to_node(cpu);
 646
 647         if (system_state == SYSTEM_BOOTING) {
 648                 if (node != current_node) {
 649                         if (current_node > (-1))
 650                                 pr_cont(" Ok.\n");
 651                         current_node = node;
 652                         pr_info("Booting Node %3d, Processors ", node);
 653                 }
 654                 pr_cont(" #%d%s", cpu, cpu == (nr_cpu_ids - 1) ? " Ok.\n" : "");
 655                 return;
 656         } else
 657                 pr_info("Booting Node %d Processor %d APIC 0x%x\n",
 658                         node, cpu, apicid);
 659 }
 660
 661 /*
 662  * NOTE - on most systems this is a PHYSICAL apic ID, but on multiquad
 663  * (ie clustered apic addressing mode), this is a LOGICAL apic ID.
 664  * Returns zero if CPU booted OK, else error code from
 665  * ->wakeup_secondary_cpu.
 666  */
 667 static int __cpuinit do_boot_cpu(int apicid, int cpu)
 668 {
 669         unsigned long boot_error = 0;
 670         unsigned long start_ip;
 671         int timeout;
 672         struct create_idle c_idle = {
 673                 .cpu    = cpu,
 674                 .done   = COMPLETION_INITIALIZER_ONSTACK(c_idle.done),
 675         };
 676
 677         INIT_WORK_ONSTACK(&c_idle.work, do_fork_idle);
 678
 679         alternatives_smp_switch(1);
 680
 681         c_idle.idle = get_idle_for_cpu(cpu);
 682
 683         /*
 684          * We can't use kernel_thread since we must avoid to
 685          * reschedule the child.
 686          */
 687         if (c_idle.idle) {
 688                 c_idle.idle->thread.sp = (unsigned long) (((struct pt_regs *)
 689                         (THREAD_SIZE +  task_stack_page(c_idle.idle))) - 1);
 690                 init_idle(c_idle.idle, cpu);
 691                 goto do_rest;
 692         }
 693
 694         schedule_work(&c_idle.work);
 695         wait_for_completion(&c_idle.done);
 696
 697         if (IS_ERR(c_idle.idle)) {
 698                 printk("failed fork for CPU %d\n", cpu);
 699                 destroy_work_on_stack(&c_idle.work);
 700                 return PTR_ERR(c_idle.idle);
 701         }
 702
 703         set_idle_for_cpu(cpu, c_idle.idle);
 704 do_rest:
 705         per_cpu(current_task, cpu) = c_idle.idle;
 706 #ifdef CONFIG_X86_32
 707         /* Stack for startup_32 can be just as for start_secondary onwards */
 708         irq_ctx_init(cpu);
 709 #else
 710         clear_tsk_thread_flag(c_idle.idle, TIF_FORK);
 711         initial_gs = per_cpu_offset(cpu);
 712         per_cpu(kernel_stack, cpu) =
 713                 (unsigned long)task_stack_page(c_idle.idle) -
 714                 KERNEL_STACK_OFFSET + THREAD_SIZE;
 715 #endif
 716         early_gdt_descr.address = (unsigned long)get_cpu_gdt_table(cpu);
 717         initial_code = (unsigned long)start_secondary;
 718         stack_start  = c_idle.idle->thread.sp;
 719
 720         /* start_ip had better be page-aligned! */
 721         start_ip = trampoline_address();
 722
 723         /* So we see what's up */
 724         announce_cpu(cpu, apicid);
 725
 726         /*
 727          * This grunge runs the startup process for
 728          * the targeted processor.
 729          */
 730
 731         atomic_set(&init_deasserted, 0);
 732
 733         if (get_uv_system_type() != UV_NON_UNIQUE_APIC) {
 734
 735                 pr_debug("Setting warm reset code and vector.\n");
 736
 737                 smpboot_setup_warm_reset_vector(start_ip);
 738                 /*
 739                  * Be paranoid about clearing APIC errors.
 740                 */
 741                 if (APIC_INTEGRATED(apic_version[boot_cpu_physical_apicid])) {
 742                         apic_write(APIC_ESR, 0);
 743                         apic_read(APIC_ESR);
 744                 }
 745         }
 746
 747         /*
 748          * Kick the secondary CPU. Use the method in the APIC driver
 749          * if it's defined - or use an INIT boot APIC message otherwise:
 750          */
 751         if (apic->wakeup_secondary_cpu)
 752                 boot_error = apic->wakeup_secondary_cpu(apicid, start_ip);
 753         else
 754                 boot_error = wakeup_secondary_cpu_via_init(apicid, start_ip);
 755
 756         if (!boot_error) {
 757                 /*
 758                  * allow APs to start initializing.
 759                  */
 760                 pr_debug("Before Callout %d.\n", cpu);
 761                 cpumask_set_cpu(cpu, cpu_callout_mask);
 762                 pr_debug("After Callout %d.\n", cpu);
 763
 764                 /*
 765                  * Wait 5s total for a response
 766                  */
 767                 for (timeout = 0; timeout < 50000; timeout++) {
 768                         if (cpumask_test_cpu(cpu, cpu_callin_mask))
 769                                 break;  /* It has booted */
 770                         udelay(100);
 771                         /*
 772                          * Allow other tasks to run while we wait for the
 773                          * AP to come online. This also gives a chance
 774                          * for the MTRR work(triggered by the AP coming online)
 775                          * to be completed in the stop machine context.
 776                          */
 777                         schedule();
 778                 }
 779
 780                 if (cpumask_test_cpu(cpu, cpu_callin_mask)) {
 781                         print_cpu_msr(&cpu_data(cpu));
 782                         pr_debug("CPU%d: has booted.\n", cpu);
 783                 } else {
 784                         boot_error = 1;
 785                         if (*(volatile u32 *)TRAMPOLINE_SYM(trampoline_status)
 786                             == 0xA5A5A5A5)
 787                                 /* trampoline started but...? */
 788                                 pr_err("CPU%d: Stuck ??\n", cpu);
 789                         else
 790                                 /* trampoline code not run */
 791                                 pr_err("CPU%d: Not responding.\n", cpu);
 792                         if (apic->inquire_remote_apic)
 793                                 apic->inquire_remote_apic(apicid);
 794                 }
 795         }
 796
 797         if (boot_error) {
 798                 /* Try to put things back the way they were before ... */
 799                 numa_remove_cpu(cpu); /* was set by numa_add_cpu */
 800
 801                 /* was set by do_boot_cpu() */
 802                 cpumask_clear_cpu(cpu, cpu_callout_mask);
 803
 804                 /* was set by cpu_init() */
 805                 cpumask_clear_cpu(cpu, cpu_initialized_mask);
 806
 807                 set_cpu_present(cpu, false);
 808                 per_cpu(x86_cpu_to_apicid, cpu) = BAD_APICID;
 809         }
 810
 811         /* mark "stuck" area as not stuck */
 812         *(volatile u32 *)TRAMPOLINE_SYM(trampoline_status) = 0;
 813
 814         if (get_uv_system_type() != UV_NON_UNIQUE_APIC) {
 815                 /*
 816                  * Cleanup possible dangling ends...
 817                  */
 818                 smpboot_restore_warm_reset_vector();
 819         }
 820
 821         destroy_work_on_stack(&c_idle.work);
 822         return boot_error;
 823 }
 824
 825 int __cpuinit native_cpu_up(unsigned int cpu)
 826 {
 827         int apicid = apic->cpu_present_to_apicid(cpu);
 828         unsigned long flags;
 829         int err;
 830
 831         WARN_ON(irqs_disabled());
 832
 833         pr_debug("++++++++++++++++++++=_---CPU UP  %u\n", cpu);
 834
 835         if (apicid == BAD_APICID || apicid == boot_cpu_physical_apicid ||
 836             !physid_isset(apicid, phys_cpu_present_map) ||
 837             !apic->apic_id_valid(apicid)) {
 838                 printk(KERN_ERR "%s: bad cpu %d\n", __func__, cpu);
 839                 return -EINVAL;
 840         }
 841
 842         /*
 843          * Already booted CPU?
 844          */
 845         if (cpumask_test_cpu(cpu, cpu_callin_mask)) {
 846                 pr_debug("do_boot_cpu %d Already started\n", cpu);
 847                 return -ENOSYS;
 848         }
 849
 850         /*
 851          * Save current MTRR state in case it was changed since early boot
 852          * (e.g. by the ACPI SMI) to initialize new CPUs with MTRRs in sync:
 853          */
 854         mtrr_save_state();
 855
 856         per_cpu(cpu_state, cpu) = CPU_UP_PREPARE;
 857
 858         err = do_boot_cpu(apicid, cpu);
 859         if (err) {
 860                 pr_debug("do_boot_cpu failed %d\n", err);
 861                 return -EIO;
 862         }
 863
 864         /*
 865          * Check TSC synchronization with the AP (keep irqs disabled
 866          * while doing so):
 867          */
 868         local_irq_save(flags);
 869         check_tsc_sync_source(cpu);
 870         local_irq_restore(flags);
 871
 872         while (!cpu_online(cpu)) {
 873                 cpu_relax();
 874                 touch_nmi_watchdog();
 875         }
 876
 877         return 0;
 878 }
 879
 880 /**
 881  * arch_disable_smp_support() - disables SMP support for x86 at runtime
 882  */
 883 void arch_disable_smp_support(void)
 884 {
 885         disable_ioapic_support();
 886 }
 887
 888 /*
 889  * Fall back to non SMP mode after errors.
 890  *
 891  * RED-PEN audit/test this more. I bet there is more state messed up here.
 892  */
 893 static __init void disable_smp(void)
 894 {
 895         init_cpu_present(cpumask_of(0));
 896         init_cpu_possible(cpumask_of(0));
 897         smpboot_clear_io_apic_irqs();
 898
 899         if (smp_found_config)
 900                 physid_set_mask_of_physid(boot_cpu_physical_apicid, &phys_cpu_present_map);
 901         else
 902                 physid_set_mask_of_physid(0, &phys_cpu_present_map);
 903         cpumask_set_cpu(0, cpu_sibling_mask(0));
 904         cpumask_set_cpu(0, cpu_core_mask(0));
 905 }
 906
 907 /*
 908  * Various sanity checks.
 909  */
 910 static int __init smp_sanity_check(unsigned max_cpus)
 911 {
 912         preempt_disable();
 913
 914 #if !defined(CONFIG_X86_BIGSMP) && defined(CONFIG_X86_32)
 915         if (def_to_bigsmp && nr_cpu_ids > 8) {
 916                 unsigned int cpu;
 917                 unsigned nr;
 918
 919                 printk(KERN_WARNING
 920                        "More than 8 CPUs detected - skipping them.\n"
 921                        "Use CONFIG_X86_BIGSMP.\n");
 922
 923                 nr = 0;
 924                 for_each_present_cpu(cpu) {
 925                         if (nr >= 8)
 926                                 set_cpu_present(cpu, false);
 927                         nr++;
 928                 }
 929
 930                 nr = 0;
 931                 for_each_possible_cpu(cpu) {
 932                         if (nr >= 8)
 933                                 set_cpu_possible(cpu, false);
 934                         nr++;
 935                 }
 936
 937                 nr_cpu_ids = 8;
 938         }
 939 #endif
 940
 941         if (!physid_isset(hard_smp_processor_id(), phys_cpu_present_map)) {
 942                 printk(KERN_WARNING
 943                         "weird, boot CPU (#%d) not listed by the BIOS.\n",
 944                         hard_smp_processor_id());
 945
 946                 physid_set(hard_smp_processor_id(), phys_cpu_present_map);
 947         }
 948
 949         /*
 950          * If we couldn't find an SMP configuration at boot time,
 951          * get out of here now!
 952          */
 953         if (!smp_found_config && !acpi_lapic) {
 954                 preempt_enable();
 955                 printk(KERN_NOTICE "SMP motherboard not detected.\n");
 956                 disable_smp();
 957                 if (APIC_init_uniprocessor())
 958                         printk(KERN_NOTICE "Local APIC not detected."
 959                                            " Using dummy APIC emulation.\n");
 960                 return -1;
 961         }
 962
 963         /*
 964          * Should not be necessary because the MP table should list the boot
 965          * CPU too, but we do it for the sake of robustness anyway.
 966          */
 967         if (!apic->check_phys_apicid_present(boot_cpu_physical_apicid)) {
 968                 printk(KERN_NOTICE
 969                         "weird, boot CPU (#%d) not listed by the BIOS.\n",
 970                         boot_cpu_physical_apicid);
 971                 physid_set(hard_smp_processor_id(), phys_cpu_present_map);
 972         }
 973         preempt_enable();
 974
 975         /*
 976          * If we couldn't find a local APIC, then get out of here now!
 977          */
 978         if (APIC_INTEGRATED(apic_version[boot_cpu_physical_apicid]) &&
 979             !cpu_has_apic) {
 980                 if (!disable_apic) {
 981                         pr_err("BIOS bug, local APIC #%d not detected!...\n",
 982                                 boot_cpu_physical_apicid);
 983                         pr_err("... forcing use of dummy APIC emulation."
 984                                 "(tell your hw vendor)\n");
 985                 }
 986                 smpboot_clear_io_apic();
 987                 disable_ioapic_support();
 988                 return -1;
 989         }
 990
 991         verify_local_APIC();
 992
 993         /*
 994          * If SMP should be disabled, then really disable it!
 995          */
 996         if (!max_cpus) {
 997                 printk(KERN_INFO "SMP mode deactivated.\n");
 998                 smpboot_clear_io_apic();
 999
1000                 connect_bsp_APIC();
1001                 setup_local_APIC();
1002                 bsp_end_local_APIC_setup();
1003                 return -1;
1004         }
1005
1006         return 0;
1007 }
1008
1009 static void __init smp_cpu_index_default(void)
1010 {
1011         int i;
1012         struct cpuinfo_x86 *c;
1013
1014         for_each_possible_cpu(i) {
1015                 c = &cpu_data(i);
1016                 /* mark all to hotplug */
1017                 c->cpu_index = nr_cpu_ids;
1018         }
1019 }
1020
1021 /*
1022  * Prepare for SMP bootup.  The MP table or ACPI has been read
1023  * earlier.  Just do some sanity checking here and enable APIC mode.
1024  */
1025 void __init native_smp_prepare_cpus(unsigned int max_cpus)
1026 {
1027         unsigned int i;
1028
1029         preempt_disable();
1030         smp_cpu_index_default();
1031
1032         /*
1033          * Setup boot CPU information
1034          */
1035         smp_store_cpu_info(0); /* Final full version of the data */
1036         cpumask_copy(cpu_callin_mask, cpumask_of(0));
1037         mb();
1038
1039         current_thread_info()->cpu = 0;  /* needed? */
1040         for_each_possible_cpu(i) {
1041                 zalloc_cpumask_var(&per_cpu(cpu_sibling_map, i), GFP_KERNEL);
1042                 zalloc_cpumask_var(&per_cpu(cpu_core_map, i), GFP_KERNEL);
1043                 zalloc_cpumask_var(&per_cpu(cpu_llc_shared_map, i), GFP_KERNEL);
1044         }
1045         set_cpu_sibling_map(0);
1046
1047
1048         if (smp_sanity_check(max_cpus) < 0) {
1049                 printk(KERN_INFO "SMP disabled\n");
1050                 disable_smp();
1051                 goto out;
1052         }
1053
1054         default_setup_apic_routing();
1055
1056         preempt_disable();
1057         if (read_apic_id() != boot_cpu_physical_apicid) {
1058                 panic("Boot APIC ID in local APIC unexpected (%d vs %d)",
1059                      read_apic_id(), boot_cpu_physical_apicid);
1060                 /* Or can we switch back to PIC here? */
1061         }
1062         preempt_enable();
1063
1064         connect_bsp_APIC();
1065
1066         /*
1067          * Switch from PIC to APIC mode.
1068          */
1069         setup_local_APIC();
1070
1071         /*
1072          * Enable IO APIC before setting up error vector
1073          */
1074         if (!skip_ioapic_setup && nr_ioapics)
1075                 enable_IO_APIC();
1076
1077         bsp_end_local_APIC_setup();
1078
1079         if (apic->setup_portio_remap)
1080                 apic->setup_portio_remap();
1081
1082         smpboot_setup_io_apic();
1083         /*
1084          * Set up local APIC timer on boot CPU.
1085          */
1086
1087         printk(KERN_INFO "CPU%d: ", 0);
1088         print_cpu_info(&cpu_data(0));
1089         x86_init.timers.setup_percpu_clockev();
1090
1091         if (is_uv_system())
1092                 uv_system_init();
1093
1094         set_mtrr_aps_delayed_init();
1095 out:
1096         preempt_enable();
1097 }
1098
1099 void arch_disable_nonboot_cpus_begin(void)
1100 {
1101         /*
1102          * Avoid the smp alternatives switch during the disable_nonboot_cpus().
1103          * In the suspend path, we will be back in the SMP mode shortly anyways.
1104          */
1105         skip_smp_alternatives = true;
1106 }
1107
1108 void arch_disable_nonboot_cpus_end(void)
1109 {
1110         skip_smp_alternatives = false;
1111 }
1112
1113 void arch_enable_nonboot_cpus_begin(void)
1114 {
1115         set_mtrr_aps_delayed_init();
1116 }
1117
1118 void arch_enable_nonboot_cpus_end(void)
1119 {
1120         mtrr_aps_init();
1121 }
1122
1123 /*
1124  * Early setup to make printk work.
1125  */
1126 void __init native_smp_prepare_boot_cpu(void)
1127 {
1128         int me = smp_processor_id();
1129         switch_to_new_gdt(me);
1130         /* already set me in cpu_online_mask in boot_cpu_init() */
1131         cpumask_set_cpu(me, cpu_callout_mask);
1132         per_cpu(cpu_state, me) = CPU_ONLINE;
1133 }
1134
1135 void __init native_smp_cpus_done(unsigned int max_cpus)
1136 {
1137         pr_debug("Boot done.\n");
1138
1139         nmi_selftest();
1140         impress_friends();
1141 #ifdef CONFIG_X86_IO_APIC
1142         setup_ioapic_dest();
1143 #endif
1144         mtrr_aps_init();
1145 }
1146
1147 static int __initdata setup_possible_cpus = -1;
1148 static int __init _setup_possible_cpus(char *str)
1149 {
1150         get_option(&str, &setup_possible_cpus);
1151         return 0;
1152 }
1153 early_param("possible_cpus", _setup_possible_cpus);
1154
1155
1156 /*
1157  * cpu_possible_mask should be static, it cannot change as cpu's
1158  * are onlined, or offlined. The reason is per-cpu data-structures
1159  * are allocated by some modules at init time, and dont expect to
1160  * do this dynamically on cpu arrival/departure.
1161  * cpu_present_mask on the other hand can change dynamically.
1162  * In case when cpu_hotplug is not compiled, then we resort to current
1163  * behaviour, which is cpu_possible == cpu_present.
1164  * - Ashok Raj
1165  *
1166  * Three ways to find out the number of additional hotplug CPUs:
1167  * - If the BIOS specified disabled CPUs in ACPI/mptables use that.
1168  * - The user can overwrite it with possible_cpus=NUM
1169  * - Otherwise don't reserve additional CPUs.
1170  * We do this because additional CPUs waste a lot of memory.
1171  * -AK
1172  */
1173 __init void prefill_possible_map(void)
1174 {
1175         int i, possible;
1176
1177         /* no processor from mptable or madt */
1178         if (!num_processors)
1179                 num_processors = 1;
1180
1181         i = setup_max_cpus ?: 1;
1182         if (setup_possible_cpus == -1) {
1183                 possible = num_processors;
1184 #ifdef CONFIG_HOTPLUG_CPU
1185                 if (setup_max_cpus)
1186                         possible += disabled_cpus;
1187 #else
1188                 if (possible > i)
1189                         possible = i;
1190 #endif
1191         } else
1192                 possible = setup_possible_cpus;
1193
1194         total_cpus = max_t(int, possible, num_processors + disabled_cpus);
1195
1196         /* nr_cpu_ids could be reduced via nr_cpus= */
1197         if (possible > nr_cpu_ids) {
1198                 printk(KERN_WARNING
1199                         "%d Processors exceeds NR_CPUS limit of %d\n",
1200                         possible, nr_cpu_ids);
1201                 possible = nr_cpu_ids;
1202         }
1203
1204 #ifdef CONFIG_HOTPLUG_CPU
1205         if (!setup_max_cpus)
1206 #endif
1207         if (possible > i) {
1208                 printk(KERN_WARNING
1209                         "%d Processors exceeds max_cpus limit of %u\n",
1210                         possible, setup_max_cpus);
1211                 possible = i;
1212         }
1213
1214         printk(KERN_INFO "SMP: Allowing %d CPUs, %d hotplug CPUs\n",
1215                 possible, max_t(int, possible - num_processors, 0));
1216
1217         for (i = 0; i < possible; i++)
1218                 set_cpu_possible(i, true);
1219         for (; i < NR_CPUS; i++)
1220                 set_cpu_possible(i, false);
1221
1222         nr_cpu_ids = possible;
1223 }
1224
1225 #ifdef CONFIG_HOTPLUG_CPU
1226
1227 static void remove_siblinginfo(int cpu)
1228 {
1229         int sibling;
1230         struct cpuinfo_x86 *c = &cpu_data(cpu);
1231
1232         for_each_cpu(sibling, cpu_core_mask(cpu)) {
1233                 cpumask_clear_cpu(cpu, cpu_core_mask(sibling));
1234                 /*/
1235                  * last thread sibling in this cpu core going down
1236                  */
1237                 if (cpumask_weight(cpu_sibling_mask(cpu)) == 1)
1238                         cpu_data(sibling).booted_cores--;
1239         }
1240
1241         for_each_cpu(sibling, cpu_sibling_mask(cpu))
1242                 cpumask_clear_cpu(cpu, cpu_sibling_mask(sibling));
1243         cpumask_clear(cpu_sibling_mask(cpu));
1244         cpumask_clear(cpu_core_mask(cpu));
1245         c->phys_proc_id = 0;
1246         c->cpu_core_id = 0;
1247         cpumask_clear_cpu(cpu, cpu_sibling_setup_mask);
1248 }
1249
1250 static void __ref remove_cpu_from_maps(int cpu)
1251 {
1252         set_cpu_online(cpu, false);
1253         cpumask_clear_cpu(cpu, cpu_callout_mask);
1254         cpumask_clear_cpu(cpu, cpu_callin_mask);
1255         /* was set by cpu_init() */
1256         cpumask_clear_cpu(cpu, cpu_initialized_mask);
1257         numa_remove_cpu(cpu);
1258 }
1259
1260 void cpu_disable_common(void)
1261 {
1262         int cpu = smp_processor_id();
1263
1264         remove_siblinginfo(cpu);
1265
1266         /* It's now safe to remove this processor from the online map */
1267         lock_vector_lock();
1268         remove_cpu_from_maps(cpu);
1269         unlock_vector_lock();
1270         fixup_irqs();
1271 }
1272
1273 int native_cpu_disable(void)
1274 {
1275         int cpu = smp_processor_id();
1276
1277         /*
1278          * Perhaps use cpufreq to drop frequency, but that could go
1279          * into generic code.
1280          *
1281          * We won't take down the boot processor on i386 due to some
1282          * interrupts only being able to be serviced by the BSP.
1283          * Especially so if we're not using an IOAPIC   -zwane
1284          */
1285         if (cpu == 0)
1286                 return -EBUSY;
1287
1288         clear_local_APIC();
1289
1290         cpu_disable_common();
1291         return 0;
1292 }
1293
1294 void native_cpu_die(unsigned int cpu)
1295 {
1296         /* We don't do anything here: idle task is faking death itself. */
1297         unsigned int i;
1298
1299         for (i = 0; i < 10; i++) {
1300                 /* They ack this in play_dead by setting CPU_DEAD */
1301                 if (per_cpu(cpu_state, cpu) == CPU_DEAD) {
1302                         if (system_state == SYSTEM_RUNNING)
1303                                 pr_info("CPU %u is now offline\n", cpu);
1304
1305                         if (1 == num_online_cpus())
1306                                 alternatives_smp_switch(0);
1307                         return;
1308                 }
1309                 msleep(100);
1310         }
1311         pr_err("CPU %u didn't die...\n", cpu);
1312 }
1313
1314 void play_dead_common(void)
1315 {
1316         idle_task_exit();
1317         reset_lazy_tlbstate();
1318         amd_e400_remove_cpu(raw_smp_processor_id());
1319
1320         mb();
1321         /* Ack it */
1322         __this_cpu_write(cpu_state, CPU_DEAD);
1323
1324         /*
1325          * With physical CPU hotplug, we should halt the cpu
1326          */
1327         local_irq_disable();
1328 }
1329
1330 /*
1331  * We need to flush the caches before going to sleep, lest we have
1332  * dirty data in our caches when we come back up.
1333  */
1334 static inline void mwait_play_dead(void)
1335 {
1336         unsigned int eax, ebx, ecx, edx;
1337         unsigned int highest_cstate = 0;
1338         unsigned int highest_subcstate = 0;
1339         int i;
1340         void *mwait_ptr;
1341         struct cpuinfo_x86 *c = __this_cpu_ptr(&cpu_info);
1342
1343         if (!(this_cpu_has(X86_FEATURE_MWAIT) && mwait_usable(c)))
1344                 return;
1345         if (!this_cpu_has(X86_FEATURE_CLFLSH))
1346                 return;
1347         if (__this_cpu_read(cpu_info.cpuid_level) < CPUID_MWAIT_LEAF)
1348                 return;
1349
1350         eax = CPUID_MWAIT_LEAF;
1351         ecx = 0;
1352         native_cpuid(&eax, &ebx, &ecx, &edx);
1353
1354         /*
1355          * eax will be 0 if EDX enumeration is not valid.
1356          * Initialized below to cstate, sub_cstate value when EDX is valid.
1357          */
1358         if (!(ecx & CPUID5_ECX_EXTENSIONS_SUPPORTED)) {
1359                 eax = 0;
1360         } else {
1361                 edx >>= MWAIT_SUBSTATE_SIZE;
1362                 for (i = 0; i < 7 && edx; i++, edx >>= MWAIT_SUBSTATE_SIZE) {
1363                         if (edx & MWAIT_SUBSTATE_MASK) {
1364                                 highest_cstate = i;
1365                                 highest_subcstate = edx & MWAIT_SUBSTATE_MASK;
1366                         }
1367                 }
1368                 eax = (highest_cstate << MWAIT_SUBSTATE_SIZE) |
1369                         (highest_subcstate - 1);
1370         }
1371
1372         /*
1373          * This should be a memory location in a cache line which is
1374          * unlikely to be touched by other processors.  The actual
1375          * content is immaterial as it is not actually modified in any way.
1376          */
1377         mwait_ptr = &current_thread_info()->flags;
1378
1379         wbinvd();
1380
1381         while (1) {
1382                 /*
1383                  * The CLFLUSH is a workaround for erratum AAI65 for
1384                  * the Xeon 7400 series.  It's not clear it is actually
1385                  * needed, but it should be harmless in either case.
1386                  * The WBINVD is insufficient due to the spurious-wakeup
1387                  * case where we return around the loop.
1388                  */
1389                 clflush(mwait_ptr);
1390                 __monitor(mwait_ptr, 0, 0);
1391                 mb();
1392                 __mwait(eax, 0);
1393         }
1394 }
1395
1396 static inline void hlt_play_dead(void)
1397 {
1398         if (__this_cpu_read(cpu_info.x86) >= 4)
1399                 wbinvd();
1400
1401         while (1) {
1402                 native_halt();
1403         }
1404 }
1405
1406 void native_play_dead(void)
1407 {
1408         play_dead_common();
1409         tboot_shutdown(TB_SHUTDOWN_WFS);
1410
1411         mwait_play_dead();      /* Only returns on failure */
1412         hlt_play_dead();
1413 }
1414
1415 #else /* ... !CONFIG_HOTPLUG_CPU */
1416 int native_cpu_disable(void)
1417 {
1418         return -ENOSYS;
1419 }
1420
1421 void native_cpu_die(unsigned int cpu)
1422 {
1423         /* We said "no" in __cpu_disable */
1424         BUG();
1425 }
1426
1427 void native_play_dead(void)
1428 {
1429         BUG();
1430 }
1431
1432 #endif