drivers/ata/pdc_adma.c

   1 /*
   2  *  pdc_adma.c - Pacific Digital Corporation ADMA
   3  *
   4  *  Maintained by:  Mark Lord <mlord@pobox.com>
   5  *
   6  *  Copyright 2005 Mark Lord
   7  *
   8  *  This program is free software; you can redistribute it and/or modify
   9  *  it under the terms of the GNU General Public License as published by
  10  *  the Free Software Foundation; either version 2, or (at your option)
  11  *  any later version.
  12  *
  13  *  This program is distributed in the hope that it will be useful,
  14  *  but WITHOUT ANY WARRANTY; without even the implied warranty of
  15  *  MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  16  *  GNU General Public License for more details.
  17  *
  18  *  You should have received a copy of the GNU General Public License
  19  *  along with this program; see the file COPYING.  If not, write to
  20  *  the Free Software Foundation, 675 Mass Ave, Cambridge, MA 02139, USA.
  21  *
  22  *
  23  *  libata documentation is available via 'make {ps|pdf}docs',
  24  *  as Documentation/DocBook/libata.*
  25  *
  26  *
  27  *  Supports ATA disks in single-packet ADMA mode.
  28  *  Uses PIO for everything else.
  29  *
  30  *  TODO:  Use ADMA transfers for ATAPI devices, when possible.
  31  *  This requires careful attention to a number of quirks of the chip.
  32  *
  33  */
  34
  35 #include <linux/kernel.h>
  36 #include <linux/module.h>
  37 #include <linux/pci.h>
  38 #include <linux/init.h>
  39 #include <linux/blkdev.h>
  40 #include <linux/delay.h>
  41 #include <linux/interrupt.h>
  42 #include <linux/device.h>
  43 #include <scsi/scsi_host.h>
  44 #include <linux/libata.h>
  45
  46 #define DRV_NAME        "pdc_adma"
  47 #define DRV_VERSION     "1.0"
  48
  49 /* macro to calculate base address for ATA regs */
  50 #define ADMA_ATA_REGS(base,port_no)     ((base) + ((port_no) * 0x40))
  51
  52 /* macro to calculate base address for ADMA regs */
  53 #define ADMA_REGS(base,port_no)         ((base) + 0x80 + ((port_no) * 0x20))
  54
  55 /* macro to obtain addresses from ata_port */
  56 #define ADMA_PORT_REGS(ap) \
  57         ADMA_REGS((ap)->host->iomap[ADMA_MMIO_BAR], ap->port_no)
  58
  59 enum {
  60         ADMA_MMIO_BAR           = 4,
  61
  62         ADMA_PORTS              = 2,
  63         ADMA_CPB_BYTES          = 40,
  64         ADMA_PRD_BYTES          = LIBATA_MAX_PRD * 16,
  65         ADMA_PKT_BYTES          = ADMA_CPB_BYTES + ADMA_PRD_BYTES,
  66
  67         ADMA_DMA_BOUNDARY       = 0xffffffff,
  68
  69         /* global register offsets */
  70         ADMA_MODE_LOCK          = 0x00c7,
  71
  72         /* per-channel register offsets */
  73         ADMA_CONTROL            = 0x0000, /* ADMA control */
  74         ADMA_STATUS             = 0x0002, /* ADMA status */
  75         ADMA_CPB_COUNT          = 0x0004, /* CPB count */
  76         ADMA_CPB_CURRENT        = 0x000c, /* current CPB address */
  77         ADMA_CPB_NEXT           = 0x000c, /* next CPB address */
  78         ADMA_CPB_LOOKUP         = 0x0010, /* CPB lookup table */
  79         ADMA_FIFO_IN            = 0x0014, /* input FIFO threshold */
  80         ADMA_FIFO_OUT           = 0x0016, /* output FIFO threshold */
  81
  82         /* ADMA_CONTROL register bits */
  83         aNIEN                   = (1 << 8), /* irq mask: 1==masked */
  84         aGO                     = (1 << 7), /* packet trigger ("Go!") */
  85         aRSTADM                 = (1 << 5), /* ADMA logic reset */
  86         aPIOMD4                 = 0x0003,   /* PIO mode 4 */
  87
  88         /* ADMA_STATUS register bits */
  89         aPSD                    = (1 << 6),
  90         aUIRQ                   = (1 << 4),
  91         aPERR                   = (1 << 0),
  92
  93         /* CPB bits */
  94         cDONE                   = (1 << 0),
  95         cATERR                  = (1 << 3),
  96
  97         cVLD                    = (1 << 0),
  98         cDAT                    = (1 << 2),
  99         cIEN                    = (1 << 3),
 100
 101         /* PRD bits */
 102         pORD                    = (1 << 4),
 103         pDIRO                   = (1 << 5),
 104         pEND                    = (1 << 7),
 105
 106         /* ATA register flags */
 107         rIGN                    = (1 << 5),
 108         rEND                    = (1 << 7),
 109
 110         /* ATA register addresses */
 111         ADMA_REGS_CONTROL       = 0x0e,
 112         ADMA_REGS_SECTOR_COUNT  = 0x12,
 113         ADMA_REGS_LBA_LOW       = 0x13,
 114         ADMA_REGS_LBA_MID       = 0x14,
 115         ADMA_REGS_LBA_HIGH      = 0x15,
 116         ADMA_REGS_DEVICE        = 0x16,
 117         ADMA_REGS_COMMAND       = 0x17,
 118
 119         /* PCI device IDs */
 120         board_1841_idx          = 0,    /* ADMA 2-port controller */
 121 };
 122
 123 typedef enum { adma_state_idle, adma_state_pkt, adma_state_mmio } adma_state_t;
 124
 125 struct adma_port_priv {
 126         u8                      *pkt;
 127         dma_addr_t              pkt_dma;
 128         adma_state_t            state;
 129 };
 130
 131 static int adma_ata_init_one (struct pci_dev *pdev,
 132                                 const struct pci_device_id *ent);
 133 static int adma_port_start(struct ata_port *ap);
 134 static void adma_host_stop(struct ata_host *host);
 135 static void adma_port_stop(struct ata_port *ap);
 136 static void adma_qc_prep(struct ata_queued_cmd *qc);
 137 static unsigned int adma_qc_issue(struct ata_queued_cmd *qc);
 138 static int adma_check_atapi_dma(struct ata_queued_cmd *qc);
 139 static void adma_bmdma_stop(struct ata_queued_cmd *qc);
 140 static u8 adma_bmdma_status(struct ata_port *ap);
 141 static void adma_irq_clear(struct ata_port *ap);
 142 static void adma_freeze(struct ata_port *ap);
 143 static void adma_thaw(struct ata_port *ap);
 144 static void adma_error_handler(struct ata_port *ap);
 145
 146 static struct scsi_host_template adma_ata_sht = {
 147         .module                 = THIS_MODULE,
 148         .name                   = DRV_NAME,
 149         .ioctl                  = ata_scsi_ioctl,
 150         .queuecommand           = ata_scsi_queuecmd,
 151         .slave_configure        = ata_scsi_slave_config,
 152         .slave_destroy          = ata_scsi_slave_destroy,
 153         .bios_param             = ata_std_bios_param,
 154         .proc_name              = DRV_NAME,
 155         .can_queue              = ATA_DEF_QUEUE,
 156         .this_id                = ATA_SHT_THIS_ID,
 157         .sg_tablesize           = LIBATA_MAX_PRD,
 158         .dma_boundary           = ADMA_DMA_BOUNDARY,
 159         .cmd_per_lun            = ATA_SHT_CMD_PER_LUN,
 160         .use_clustering         = ENABLE_CLUSTERING,
 161         .emulated               = ATA_SHT_EMULATED,
 162 };
 163
 164 static const struct ata_port_operations adma_ata_ops = {
 165         .port_disable           = ata_port_disable,
 166         .tf_load                = ata_tf_load,
 167         .tf_read                = ata_tf_read,
 168         .exec_command           = ata_exec_command,
 169         .check_status           = ata_check_status,
 170         .dev_select             = ata_std_dev_select,
 171         .check_atapi_dma        = adma_check_atapi_dma,
 172         .data_xfer              = ata_data_xfer,
 173         .qc_prep                = adma_qc_prep,
 174         .qc_issue               = adma_qc_issue,
 175         .freeze                 = adma_freeze,
 176         .thaw                   = adma_thaw,
 177         .error_handler          = adma_error_handler,
 178         .irq_clear              = adma_irq_clear,
 179         .irq_on                 = ata_irq_on,
 180         .irq_ack                = ata_irq_ack,
 181         .port_start             = adma_port_start,
 182         .port_stop              = adma_port_stop,
 183         .host_stop              = adma_host_stop,
 184         .bmdma_stop             = adma_bmdma_stop,
 185         .bmdma_status           = adma_bmdma_status,
 186 };
 187
 188 static struct ata_port_info adma_port_info[] = {
 189         /* board_1841_idx */
 190         {
 191                 .flags          = ATA_FLAG_SLAVE_POSS |
 192                                   ATA_FLAG_NO_LEGACY | ATA_FLAG_MMIO |
 193                                   ATA_FLAG_PIO_POLLING,
 194                 .pio_mask       = 0x10, /* pio4 */
 195                 .udma_mask      = ATA_UDMA4,
 196                 .port_ops       = &adma_ata_ops,
 197         },
 198 };
 199
 200 static const struct pci_device_id adma_ata_pci_tbl[] = {
 201         { PCI_VDEVICE(PDC, 0x1841), board_1841_idx },
 202
 203         { }     /* terminate list */
 204 };
 205
 206 static struct pci_driver adma_ata_pci_driver = {
 207         .name                   = DRV_NAME,
 208         .id_table               = adma_ata_pci_tbl,
 209         .probe                  = adma_ata_init_one,
 210         .remove                 = ata_pci_remove_one,
 211 };
 212
 213 static int adma_check_atapi_dma(struct ata_queued_cmd *qc)
 214 {
 215         return 1;       /* ATAPI DMA not yet supported */
 216 }
 217
 218 static void adma_bmdma_stop(struct ata_queued_cmd *qc)
 219 {
 220         /* nothing */
 221 }
 222
 223 static u8 adma_bmdma_status(struct ata_port *ap)
 224 {
 225         return 0;
 226 }
 227
 228 static void adma_irq_clear(struct ata_port *ap)
 229 {
 230         /* nothing */
 231 }
 232
 233 static void adma_reset_engine(struct ata_port *ap)
 234 {
 235         void __iomem *chan = ADMA_PORT_REGS(ap);
 236
 237         /* reset ADMA to idle state */
 238         writew(aPIOMD4 | aNIEN | aRSTADM, chan + ADMA_CONTROL);
 239         udelay(2);
 240         writew(aPIOMD4, chan + ADMA_CONTROL);
 241         udelay(2);
 242 }
 243
 244 static void adma_reinit_engine(struct ata_port *ap)
 245 {
 246         struct adma_port_priv *pp = ap->private_data;
 247         void __iomem *chan = ADMA_PORT_REGS(ap);
 248
 249         /* mask/clear ATA interrupts */
 250         writeb(ATA_NIEN, ap->ioaddr.ctl_addr);
 251         ata_check_status(ap);
 252
 253         /* reset the ADMA engine */
 254         adma_reset_engine(ap);
 255
 256         /* set in-FIFO threshold to 0x100 */
 257         writew(0x100, chan + ADMA_FIFO_IN);
 258
 259         /* set CPB pointer */
 260         writel((u32)pp->pkt_dma, chan + ADMA_CPB_NEXT);
 261
 262         /* set out-FIFO threshold to 0x100 */
 263         writew(0x100, chan + ADMA_FIFO_OUT);
 264
 265         /* set CPB count */
 266         writew(1, chan + ADMA_CPB_COUNT);
 267
 268         /* read/discard ADMA status */
 269         readb(chan + ADMA_STATUS);
 270 }
 271
 272 static inline void adma_enter_reg_mode(struct ata_port *ap)
 273 {
 274         void __iomem *chan = ADMA_PORT_REGS(ap);
 275
 276         writew(aPIOMD4, chan + ADMA_CONTROL);
 277         readb(chan + ADMA_STATUS);      /* flush */
 278 }
 279
 280 static void adma_freeze(struct ata_port *ap)
 281 {
 282         void __iomem *chan = ADMA_PORT_REGS(ap);
 283
 284         /* mask/clear ATA interrupts */
 285         writeb(ATA_NIEN, ap->ioaddr.ctl_addr);
 286         ata_check_status(ap);
 287
 288         /* reset ADMA to idle state */
 289         writew(aPIOMD4 | aNIEN | aRSTADM, chan + ADMA_CONTROL);
 290         udelay(2);
 291         writew(aPIOMD4 | aNIEN, chan + ADMA_CONTROL);
 292         udelay(2);
 293 }
 294
 295 static void adma_thaw(struct ata_port *ap)
 296 {
 297         adma_reinit_engine(ap);
 298 }
 299
 300 static int adma_prereset(struct ata_link *link, unsigned long deadline)
 301 {
 302         struct ata_port *ap = link->ap;
 303         struct adma_port_priv *pp = ap->private_data;
 304
 305         if (pp->state != adma_state_idle) /* healthy paranoia */
 306                 pp->state = adma_state_mmio;
 307         adma_reinit_engine(ap);
 308
 309         return ata_std_prereset(link, deadline);
 310 }
 311
 312 static void adma_error_handler(struct ata_port *ap)
 313 {
 314         ata_do_eh(ap, adma_prereset, ata_std_softreset, NULL,
 315                   ata_std_postreset);
 316 }
 317
 318 static int adma_fill_sg(struct ata_queued_cmd *qc)
 319 {
 320         struct scatterlist *sg;
 321         struct ata_port *ap = qc->ap;
 322         struct adma_port_priv *pp = ap->private_data;
 323         u8  *buf = pp->pkt;
 324         int i = (2 + buf[3]) * 8;
 325         u8 pFLAGS = pORD | ((qc->tf.flags & ATA_TFLAG_WRITE) ? pDIRO : 0);
 326
 327         ata_for_each_sg(sg, qc) {
 328                 u32 addr;
 329                 u32 len;
 330
 331                 addr = (u32)sg_dma_address(sg);
 332                 *(__le32 *)(buf + i) = cpu_to_le32(addr);
 333                 i += 4;
 334
 335                 len = sg_dma_len(sg) >> 3;
 336                 *(__le32 *)(buf + i) = cpu_to_le32(len);
 337                 i += 4;
 338
 339                 if (ata_sg_is_last(sg, qc))
 340                         pFLAGS |= pEND;
 341                 buf[i++] = pFLAGS;
 342                 buf[i++] = qc->dev->dma_mode & 0xf;
 343                 buf[i++] = 0;   /* pPKLW */
 344                 buf[i++] = 0;   /* reserved */
 345
 346                 *(__le32 *)(buf + i)
 347                         = (pFLAGS & pEND) ? 0 : cpu_to_le32(pp->pkt_dma + i + 4);
 348                 i += 4;
 349
 350                 VPRINTK("PRD[%u] = (0x%lX, 0x%X)\n", i/4,
 351                                         (unsigned long)addr, len);
 352         }
 353         return i;
 354 }
 355
 356 static void adma_qc_prep(struct ata_queued_cmd *qc)
 357 {
 358         struct adma_port_priv *pp = qc->ap->private_data;
 359         u8  *buf = pp->pkt;
 360         u32 pkt_dma = (u32)pp->pkt_dma;
 361         int i = 0;
 362
 363         VPRINTK("ENTER\n");
 364
 365         adma_enter_reg_mode(qc->ap);
 366         if (qc->tf.protocol != ATA_PROT_DMA) {
 367                 ata_qc_prep(qc);
 368                 return;
 369         }
 370
 371         buf[i++] = 0;   /* Response flags */
 372         buf[i++] = 0;   /* reserved */
 373         buf[i++] = cVLD | cDAT | cIEN;
 374         i++;            /* cLEN, gets filled in below */
 375
 376         *(__le32 *)(buf+i) = cpu_to_le32(pkt_dma);      /* cNCPB */
 377         i += 4;         /* cNCPB */
 378         i += 4;         /* cPRD, gets filled in below */
 379
 380         buf[i++] = 0;   /* reserved */
 381         buf[i++] = 0;   /* reserved */
 382         buf[i++] = 0;   /* reserved */
 383         buf[i++] = 0;   /* reserved */
 384
 385         /* ATA registers; must be a multiple of 4 */
 386         buf[i++] = qc->tf.device;
 387         buf[i++] = ADMA_REGS_DEVICE;
 388         if ((qc->tf.flags & ATA_TFLAG_LBA48)) {
 389                 buf[i++] = qc->tf.hob_nsect;
 390                 buf[i++] = ADMA_REGS_SECTOR_COUNT;
 391                 buf[i++] = qc->tf.hob_lbal;
 392                 buf[i++] = ADMA_REGS_LBA_LOW;
 393                 buf[i++] = qc->tf.hob_lbam;
 394                 buf[i++] = ADMA_REGS_LBA_MID;
 395                 buf[i++] = qc->tf.hob_lbah;
 396                 buf[i++] = ADMA_REGS_LBA_HIGH;
 397         }
 398         buf[i++] = qc->tf.nsect;
 399         buf[i++] = ADMA_REGS_SECTOR_COUNT;
 400         buf[i++] = qc->tf.lbal;
 401         buf[i++] = ADMA_REGS_LBA_LOW;
 402         buf[i++] = qc->tf.lbam;
 403         buf[i++] = ADMA_REGS_LBA_MID;
 404         buf[i++] = qc->tf.lbah;
 405         buf[i++] = ADMA_REGS_LBA_HIGH;
 406         buf[i++] = 0;
 407         buf[i++] = ADMA_REGS_CONTROL;
 408         buf[i++] = rIGN;
 409         buf[i++] = 0;
 410         buf[i++] = qc->tf.command;
 411         buf[i++] = ADMA_REGS_COMMAND | rEND;
 412
 413         buf[3] = (i >> 3) - 2;                          /* cLEN */
 414         *(__le32 *)(buf+8) = cpu_to_le32(pkt_dma + i);  /* cPRD */
 415
 416         i = adma_fill_sg(qc);
 417         wmb();  /* flush PRDs and pkt to memory */
 418 #if 0
 419         /* dump out CPB + PRDs for debug */
 420         {
 421                 int j, len = 0;
 422                 static char obuf[2048];
 423                 for (j = 0; j < i; ++j) {
 424                         len += sprintf(obuf+len, "%02x ", buf[j]);
 425                         if ((j & 7) == 7) {
 426                                 printk("%s\n", obuf);
 427                                 len = 0;
 428                         }
 429                 }
 430                 if (len)
 431                         printk("%s\n", obuf);
 432         }
 433 #endif
 434 }
 435
 436 static inline void adma_packet_start(struct ata_queued_cmd *qc)
 437 {
 438         struct ata_port *ap = qc->ap;
 439         void __iomem *chan = ADMA_PORT_REGS(ap);
 440
 441         VPRINTK("ENTER, ap %p\n", ap);
 442
 443         /* fire up the ADMA engine */
 444         writew(aPIOMD4 | aGO, chan + ADMA_CONTROL);
 445 }
 446
 447 static unsigned int adma_qc_issue(struct ata_queued_cmd *qc)
 448 {
 449         struct adma_port_priv *pp = qc->ap->private_data;
 450
 451         switch (qc->tf.protocol) {
 452         case ATA_PROT_DMA:
 453                 pp->state = adma_state_pkt;
 454                 adma_packet_start(qc);
 455                 return 0;
 456
 457         case ATA_PROT_ATAPI_DMA:
 458                 BUG();
 459                 break;
 460
 461         default:
 462                 break;
 463         }
 464
 465         pp->state = adma_state_mmio;
 466         return ata_qc_issue_prot(qc);
 467 }
 468
 469 static inline unsigned int adma_intr_pkt(struct ata_host *host)
 470 {
 471         unsigned int handled = 0, port_no;
 472
 473         for (port_no = 0; port_no < host->n_ports; ++port_no) {
 474                 struct ata_port *ap = host->ports[port_no];
 475                 struct adma_port_priv *pp;
 476                 struct ata_queued_cmd *qc;
 477                 void __iomem *chan = ADMA_PORT_REGS(ap);
 478                 u8 status = readb(chan + ADMA_STATUS);
 479
 480                 if (status == 0)
 481                         continue;
 482                 handled = 1;
 483                 adma_enter_reg_mode(ap);
 484                 if (ap->flags & ATA_FLAG_DISABLED)
 485                         continue;
 486                 pp = ap->private_data;
 487                 if (!pp || pp->state != adma_state_pkt)
 488                         continue;
 489                 qc = ata_qc_from_tag(ap, ap->link.active_tag);
 490                 if (qc && (!(qc->tf.flags & ATA_TFLAG_POLLING))) {
 491                         if (status & aPERR)
 492                                 qc->err_mask |= AC_ERR_HOST_BUS;
 493                         else if ((status & (aPSD | aUIRQ)))
 494                                 qc->err_mask |= AC_ERR_OTHER;
 495
 496                         if (pp->pkt[0] & cATERR)
 497                                 qc->err_mask |= AC_ERR_DEV;
 498                         else if (pp->pkt[0] != cDONE)
 499                                 qc->err_mask |= AC_ERR_OTHER;
 500
 501                         if (!qc->err_mask)
 502                                 ata_qc_complete(qc);
 503                         else {
 504                                 struct ata_eh_info *ehi = &ap->link.eh_info;
 505                                 ata_ehi_clear_desc(ehi);
 506                                 ata_ehi_push_desc(ehi,
 507                                         "ADMA-status 0x%02X", status);
 508                                 ata_ehi_push_desc(ehi,
 509                                         "pkt[0] 0x%02X", pp->pkt[0]);
 510
 511                                 if (qc->err_mask == AC_ERR_DEV)
 512                                         ata_port_abort(ap);
 513                                 else
 514                                         ata_port_freeze(ap);
 515                         }
 516                 }
 517         }
 518         return handled;
 519 }
 520
 521 static inline unsigned int adma_intr_mmio(struct ata_host *host)
 522 {
 523         unsigned int handled = 0, port_no;
 524
 525         for (port_no = 0; port_no < host->n_ports; ++port_no) {
 526                 struct ata_port *ap;
 527                 ap = host->ports[port_no];
 528                 if (ap && (!(ap->flags & ATA_FLAG_DISABLED))) {
 529                         struct ata_queued_cmd *qc;
 530                         struct adma_port_priv *pp = ap->private_data;
 531                         if (!pp || pp->state != adma_state_mmio)
 532                                 continue;
 533                         qc = ata_qc_from_tag(ap, ap->link.active_tag);
 534                         if (qc && (!(qc->tf.flags & ATA_TFLAG_POLLING))) {
 535
 536                                 /* check main status, clearing INTRQ */
 537                                 u8 status = ata_check_status(ap);
 538                                 if ((status & ATA_BUSY))
 539                                         continue;
 540                                 DPRINTK("ata%u: protocol %d (dev_stat 0x%X)\n",
 541                                         ap->print_id, qc->tf.protocol, status);
 542
 543                                 /* complete taskfile transaction */
 544                                 pp->state = adma_state_idle;
 545                                 qc->err_mask |= ac_err_mask(status);
 546                                 if (!qc->err_mask)
 547                                         ata_qc_complete(qc);
 548                                 else {
 549                                         struct ata_eh_info *ehi =
 550                                                 &ap->link.eh_info;
 551                                         ata_ehi_clear_desc(ehi);
 552                                         ata_ehi_push_desc(ehi,
 553                                                 "status 0x%02X", status);
 554
 555                                         if (qc->err_mask == AC_ERR_DEV)
 556                                                 ata_port_abort(ap);
 557                                         else
 558                                                 ata_port_freeze(ap);
 559                                 }
 560                                 handled = 1;
 561                         }
 562                 }
 563         }
 564         return handled;
 565 }
 566
 567 static irqreturn_t adma_intr(int irq, void *dev_instance)
 568 {
 569         struct ata_host *host = dev_instance;
 570         unsigned int handled = 0;
 571
 572         VPRINTK("ENTER\n");
 573
 574         spin_lock(&host->lock);
 575         handled  = adma_intr_pkt(host) | adma_intr_mmio(host);
 576         spin_unlock(&host->lock);
 577
 578         VPRINTK("EXIT\n");
 579
 580         return IRQ_RETVAL(handled);
 581 }
 582
 583 static void adma_ata_setup_port(struct ata_ioports *port, void __iomem *base)
 584 {
 585         port->cmd_addr          =
 586         port->data_addr         = base + 0x000;
 587         port->error_addr        =
 588         port->feature_addr      = base + 0x004;
 589         port->nsect_addr        = base + 0x008;
 590         port->lbal_addr         = base + 0x00c;
 591         port->lbam_addr         = base + 0x010;
 592         port->lbah_addr         = base + 0x014;
 593         port->device_addr       = base + 0x018;
 594         port->status_addr       =
 595         port->command_addr      = base + 0x01c;
 596         port->altstatus_addr    =
 597         port->ctl_addr          = base + 0x038;
 598 }
 599
 600 static int adma_port_start(struct ata_port *ap)
 601 {
 602         struct device *dev = ap->host->dev;
 603         struct adma_port_priv *pp;
 604         int rc;
 605
 606         rc = ata_port_start(ap);
 607         if (rc)
 608                 return rc;
 609         adma_enter_reg_mode(ap);
 610         pp = devm_kzalloc(dev, sizeof(*pp), GFP_KERNEL);
 611         if (!pp)
 612                 return -ENOMEM;
 613         pp->pkt = dmam_alloc_coherent(dev, ADMA_PKT_BYTES, &pp->pkt_dma,
 614                                       GFP_KERNEL);
 615         if (!pp->pkt)
 616                 return -ENOMEM;
 617         /* paranoia? */
 618         if ((pp->pkt_dma & 7) != 0) {
 619                 printk("bad alignment for pp->pkt_dma: %08x\n",
 620                                                 (u32)pp->pkt_dma);
 621                 return -ENOMEM;
 622         }
 623         memset(pp->pkt, 0, ADMA_PKT_BYTES);
 624         ap->private_data = pp;
 625         adma_reinit_engine(ap);
 626         return 0;
 627 }
 628
 629 static void adma_port_stop(struct ata_port *ap)
 630 {
 631         adma_reset_engine(ap);
 632 }
 633
 634 static void adma_host_stop(struct ata_host *host)
 635 {
 636         unsigned int port_no;
 637
 638         for (port_no = 0; port_no < ADMA_PORTS; ++port_no)
 639                 adma_reset_engine(host->ports[port_no]);
 640 }
 641
 642 static void adma_host_init(struct ata_host *host, unsigned int chip_id)
 643 {
 644         unsigned int port_no;
 645
 646         /* enable/lock aGO operation */
 647         writeb(7, host->iomap[ADMA_MMIO_BAR] + ADMA_MODE_LOCK);
 648
 649         /* reset the ADMA logic */
 650         for (port_no = 0; port_no < ADMA_PORTS; ++port_no)
 651                 adma_reset_engine(host->ports[port_no]);
 652 }
 653
 654 static int adma_set_dma_masks(struct pci_dev *pdev, void __iomem *mmio_base)
 655 {
 656         int rc;
 657
 658         rc = pci_set_dma_mask(pdev, DMA_32BIT_MASK);
 659         if (rc) {
 660                 dev_printk(KERN_ERR, &pdev->dev,
 661                         "32-bit DMA enable failed\n");
 662                 return rc;
 663         }
 664         rc = pci_set_consistent_dma_mask(pdev, DMA_32BIT_MASK);
 665         if (rc) {
 666                 dev_printk(KERN_ERR, &pdev->dev,
 667                         "32-bit consistent DMA enable failed\n");
 668                 return rc;
 669         }
 670         return 0;
 671 }
 672
 673 static int adma_ata_init_one(struct pci_dev *pdev,
 674                              const struct pci_device_id *ent)
 675 {
 676         static int printed_version;
 677         unsigned int board_idx = (unsigned int) ent->driver_data;
 678         const struct ata_port_info *ppi[] = { &adma_port_info[board_idx], NULL };
 679         struct ata_host *host;
 680         void __iomem *mmio_base;
 681         int rc, port_no;
 682
 683         if (!printed_version++)
 684                 dev_printk(KERN_DEBUG, &pdev->dev, "version " DRV_VERSION "\n");
 685
 686         /* alloc host */
 687         host = ata_host_alloc_pinfo(&pdev->dev, ppi, ADMA_PORTS);
 688         if (!host)
 689                 return -ENOMEM;
 690
 691         /* acquire resources and fill host */
 692         rc = pcim_enable_device(pdev);
 693         if (rc)
 694                 return rc;
 695
 696         if ((pci_resource_flags(pdev, 4) & IORESOURCE_MEM) == 0)
 697                 return -ENODEV;
 698
 699         rc = pcim_iomap_regions(pdev, 1 << ADMA_MMIO_BAR, DRV_NAME);
 700         if (rc)
 701                 return rc;
 702         host->iomap = pcim_iomap_table(pdev);
 703         mmio_base = host->iomap[ADMA_MMIO_BAR];
 704
 705         rc = adma_set_dma_masks(pdev, mmio_base);
 706         if (rc)
 707                 return rc;
 708
 709         for (port_no = 0; port_no < ADMA_PORTS; ++port_no)
 710                 adma_ata_setup_port(&host->ports[port_no]->ioaddr,
 711                                     ADMA_ATA_REGS(mmio_base, port_no));
 712
 713         /* initialize adapter */
 714         adma_host_init(host, board_idx);
 715
 716         pci_set_master(pdev);
 717         return ata_host_activate(host, pdev->irq, adma_intr, IRQF_SHARED,
 718                                  &adma_ata_sht);
 719 }
 720
 721 static int __init adma_ata_init(void)
 722 {
 723         return pci_register_driver(&adma_ata_pci_driver);
 724 }
 725
 726 static void __exit adma_ata_exit(void)
 727 {
 728         pci_unregister_driver(&adma_ata_pci_driver);
 729 }
 730
 731 MODULE_AUTHOR("Mark Lord");
 732 MODULE_DESCRIPTION("Pacific Digital Corporation ADMA low-level driver");
 733 MODULE_LICENSE("GPL");
 734 MODULE_DEVICE_TABLE(pci, adma_ata_pci_tbl);
 735 MODULE_VERSION(DRV_VERSION);
 736
 737 module_init(adma_ata_init);
 738 module_exit(adma_ata_exit);