drivers/ata/sata_dwc_460ex.c

   1 /*
   2  * drivers/ata/sata_dwc_460ex.c
   3  *
   4  * Synopsys DesignWare Cores (DWC) SATA host driver
   5  *
   6  * Author: Mark Miesfeld <mmiesfeld@amcc.com>
   7  *
   8  * Ported from 2.6.19.2 to 2.6.25/26 by Stefan Roese <sr@denx.de>
   9  * Copyright 2008 DENX Software Engineering
  10  *
  11  * Based on versions provided by AMCC and Synopsys which are:
  12  *          Copyright 2006 Applied Micro Circuits Corporation
  13  *          COPYRIGHT (C) 2005  SYNOPSYS, INC.  ALL RIGHTS RESERVED
  14  *
  15  * This program is free software; you can redistribute  it and/or modify it
  16  * under  the terms of  the GNU General  Public License as published by the
  17  * Free Software Foundation;  either version 2 of the  License, or (at your
  18  * option) any later version.
  19  */
  20
  21 #ifdef CONFIG_SATA_DWC_DEBUG
  22 #define DEBUG
  23 #endif
  24
  25 #ifdef CONFIG_SATA_DWC_VDEBUG
  26 #define VERBOSE_DEBUG
  27 #define DEBUG_NCQ
  28 #endif
  29
  30 #include <linux/kernel.h>
  31 #include <linux/module.h>
  32 #include <linux/device.h>
  33 #include <linux/dmaengine.h>
  34 #include <linux/of_address.h>
  35 #include <linux/of_irq.h>
  36 #include <linux/of_platform.h>
  37 #include <linux/platform_device.h>
  38 #include <linux/phy/phy.h>
  39 #include <linux/libata.h>
  40 #include <linux/slab.h>
  41
  42 #include "libata.h"
  43
  44 #include <scsi/scsi_host.h>
  45 #include <scsi/scsi_cmnd.h>
  46
  47 /* These two are defined in "libata.h" */
  48 #undef  DRV_NAME
  49 #undef  DRV_VERSION
  50
  51 #define DRV_NAME        "sata-dwc"
  52 #define DRV_VERSION     "1.3"
  53
  54 #define sata_dwc_writel(a, v)   writel_relaxed(v, a)
  55 #define sata_dwc_readl(a)       readl_relaxed(a)
  56
  57 #ifndef NO_IRQ
  58 #define NO_IRQ          0
  59 #endif
  60
  61 #define AHB_DMA_BRST_DFLT       64      /* 16 data items burst length */
  62
  63 enum {
  64         SATA_DWC_MAX_PORTS = 1,
  65
  66         SATA_DWC_SCR_OFFSET = 0x24,
  67         SATA_DWC_REG_OFFSET = 0x64,
  68 };
  69
  70 /* DWC SATA Registers */
  71 struct sata_dwc_regs {
  72         u32 fptagr;             /* 1st party DMA tag */
  73         u32 fpbor;              /* 1st party DMA buffer offset */
  74         u32 fptcr;              /* 1st party DMA Xfr count */
  75         u32 dmacr;              /* DMA Control */
  76         u32 dbtsr;              /* DMA Burst Transac size */
  77         u32 intpr;              /* Interrupt Pending */
  78         u32 intmr;              /* Interrupt Mask */
  79         u32 errmr;              /* Error Mask */
  80         u32 llcr;               /* Link Layer Control */
  81         u32 phycr;              /* PHY Control */
  82         u32 physr;              /* PHY Status */
  83         u32 rxbistpd;           /* Recvd BIST pattern def register */
  84         u32 rxbistpd1;          /* Recvd BIST data dword1 */
  85         u32 rxbistpd2;          /* Recvd BIST pattern data dword2 */
  86         u32 txbistpd;           /* Trans BIST pattern def register */
  87         u32 txbistpd1;          /* Trans BIST data dword1 */
  88         u32 txbistpd2;          /* Trans BIST data dword2 */
  89         u32 bistcr;             /* BIST Control Register */
  90         u32 bistfctr;           /* BIST FIS Count Register */
  91         u32 bistsr;             /* BIST Status Register */
  92         u32 bistdecr;           /* BIST Dword Error count register */
  93         u32 res[15];            /* Reserved locations */
  94         u32 testr;              /* Test Register */
  95         u32 versionr;           /* Version Register */
  96         u32 idr;                /* ID Register */
  97         u32 unimpl[192];        /* Unimplemented */
  98         u32 dmadr[256];         /* FIFO Locations in DMA Mode */
  99 };
 100
 101 enum {
 102         SCR_SCONTROL_DET_ENABLE =       0x00000001,
 103         SCR_SSTATUS_DET_PRESENT =       0x00000001,
 104         SCR_SERROR_DIAG_X       =       0x04000000,
 105 /* DWC SATA Register Operations */
 106         SATA_DWC_TXFIFO_DEPTH   =       0x01FF,
 107         SATA_DWC_RXFIFO_DEPTH   =       0x01FF,
 108         SATA_DWC_DMACR_TMOD_TXCHEN =    0x00000004,
 109         SATA_DWC_DMACR_TXCHEN   = (0x00000001 | SATA_DWC_DMACR_TMOD_TXCHEN),
 110         SATA_DWC_DMACR_RXCHEN   = (0x00000002 | SATA_DWC_DMACR_TMOD_TXCHEN),
 111         SATA_DWC_DMACR_TXRXCH_CLEAR =   SATA_DWC_DMACR_TMOD_TXCHEN,
 112         SATA_DWC_INTPR_DMAT     =       0x00000001,
 113         SATA_DWC_INTPR_NEWFP    =       0x00000002,
 114         SATA_DWC_INTPR_PMABRT   =       0x00000004,
 115         SATA_DWC_INTPR_ERR      =       0x00000008,
 116         SATA_DWC_INTPR_NEWBIST  =       0x00000010,
 117         SATA_DWC_INTPR_IPF      =       0x10000000,
 118         SATA_DWC_INTMR_DMATM    =       0x00000001,
 119         SATA_DWC_INTMR_NEWFPM   =       0x00000002,
 120         SATA_DWC_INTMR_PMABRTM  =       0x00000004,
 121         SATA_DWC_INTMR_ERRM     =       0x00000008,
 122         SATA_DWC_INTMR_NEWBISTM =       0x00000010,
 123         SATA_DWC_LLCR_SCRAMEN   =       0x00000001,
 124         SATA_DWC_LLCR_DESCRAMEN =       0x00000002,
 125         SATA_DWC_LLCR_RPDEN     =       0x00000004,
 126 /* This is all error bits, zero's are reserved fields. */
 127         SATA_DWC_SERROR_ERR_BITS =      0x0FFF0F03
 128 };
 129
 130 #define SATA_DWC_SCR0_SPD_GET(v)        (((v) >> 4) & 0x0000000F)
 131 #define SATA_DWC_DMACR_TX_CLEAR(v)      (((v) & ~SATA_DWC_DMACR_TXCHEN) |\
 132                                                  SATA_DWC_DMACR_TMOD_TXCHEN)
 133 #define SATA_DWC_DMACR_RX_CLEAR(v)      (((v) & ~SATA_DWC_DMACR_RXCHEN) |\
 134                                                  SATA_DWC_DMACR_TMOD_TXCHEN)
 135 #define SATA_DWC_DBTSR_MWR(size)        (((size)/4) & SATA_DWC_TXFIFO_DEPTH)
 136 #define SATA_DWC_DBTSR_MRD(size)        ((((size)/4) & SATA_DWC_RXFIFO_DEPTH)\
 137                                                  << 16)
 138 struct sata_dwc_device {
 139         struct device           *dev;           /* generic device struct */
 140         struct ata_probe_ent    *pe;            /* ptr to probe-ent */
 141         struct ata_host         *host;
 142         struct sata_dwc_regs __iomem *sata_dwc_regs;    /* DW SATA specific */
 143         u32                     sactive_issued;
 144         u32                     sactive_queued;
 145         struct phy              *phy;
 146         phys_addr_t             dmadr;
 147 #ifdef CONFIG_SATA_DWC_OLD_DMA
 148         struct dw_dma_chip      *dma;
 149 #endif
 150 };
 151
 152 #define SATA_DWC_QCMD_MAX       32
 153
 154 struct sata_dwc_device_port {
 155         struct sata_dwc_device  *hsdev;
 156         int                     cmd_issued[SATA_DWC_QCMD_MAX];
 157         int                     dma_pending[SATA_DWC_QCMD_MAX];
 158
 159         /* DMA info */
 160         struct dma_chan                 *chan;
 161         struct dma_async_tx_descriptor  *desc[SATA_DWC_QCMD_MAX];
 162         u32                             dma_interrupt_count;
 163 };
 164
 165 /*
 166  * Commonly used DWC SATA driver macros
 167  */
 168 #define HSDEV_FROM_HOST(host)   ((struct sata_dwc_device *)(host)->private_data)
 169 #define HSDEV_FROM_AP(ap)       ((struct sata_dwc_device *)(ap)->host->private_data)
 170 #define HSDEVP_FROM_AP(ap)      ((struct sata_dwc_device_port *)(ap)->private_data)
 171 #define HSDEV_FROM_QC(qc)       ((struct sata_dwc_device *)(qc)->ap->host->private_data)
 172 #define HSDEV_FROM_HSDEVP(p)    ((struct sata_dwc_device *)(p)->hsdev)
 173
 174 enum {
 175         SATA_DWC_CMD_ISSUED_NOT         = 0,
 176         SATA_DWC_CMD_ISSUED_PEND        = 1,
 177         SATA_DWC_CMD_ISSUED_EXEC        = 2,
 178         SATA_DWC_CMD_ISSUED_NODATA      = 3,
 179
 180         SATA_DWC_DMA_PENDING_NONE       = 0,
 181         SATA_DWC_DMA_PENDING_TX         = 1,
 182         SATA_DWC_DMA_PENDING_RX         = 2,
 183 };
 184
 185 /*
 186  * Prototypes
 187  */
 188 static void sata_dwc_bmdma_start_by_tag(struct ata_queued_cmd *qc, u8 tag);
 189 static int sata_dwc_qc_complete(struct ata_port *ap, struct ata_queued_cmd *qc,
 190                                 u32 check_status);
 191 static void sata_dwc_dma_xfer_complete(struct ata_port *ap, u32 check_status);
 192 static void sata_dwc_port_stop(struct ata_port *ap);
 193 static void sata_dwc_clear_dmacr(struct sata_dwc_device_port *hsdevp, u8 tag);
 194
 195 #ifdef CONFIG_SATA_DWC_OLD_DMA
 196
 197 #include <linux/platform_data/dma-dw.h>
 198 #include <linux/dma/dw.h>
 199
 200 static struct dw_dma_slave sata_dwc_dma_dws = {
 201         .src_id = 0,
 202         .dst_id = 0,
 203         .m_master = 1,
 204         .p_master = 0,
 205 };
 206
 207 static bool sata_dwc_dma_filter(struct dma_chan *chan, void *param)
 208 {
 209         struct dw_dma_slave *dws = &sata_dwc_dma_dws;
 210
 211         if (dws->dma_dev != chan->device->dev)
 212                 return false;
 213
 214         chan->private = dws;
 215         return true;
 216 }
 217
 218 static int sata_dwc_dma_get_channel_old(struct sata_dwc_device_port *hsdevp)
 219 {
 220         struct sata_dwc_device *hsdev = hsdevp->hsdev;
 221         struct dw_dma_slave *dws = &sata_dwc_dma_dws;
 222         dma_cap_mask_t mask;
 223
 224         dws->dma_dev = hsdev->dev;
 225
 226         dma_cap_zero(mask);
 227         dma_cap_set(DMA_SLAVE, mask);
 228
 229         /* Acquire DMA channel */
 230         hsdevp->chan = dma_request_channel(mask, sata_dwc_dma_filter, hsdevp);
 231         if (!hsdevp->chan) {
 232                 dev_err(hsdev->dev, "%s: dma channel unavailable\n",
 233                          __func__);
 234                 return -EAGAIN;
 235         }
 236
 237         return 0;
 238 }
 239
 240 static int sata_dwc_dma_init_old(struct platform_device *pdev,
 241                                  struct sata_dwc_device *hsdev)
 242 {
 243         struct device_node *np = pdev->dev.of_node;
 244         struct resource *res;
 245
 246         hsdev->dma = devm_kzalloc(&pdev->dev, sizeof(*hsdev->dma), GFP_KERNEL);
 247         if (!hsdev->dma)
 248                 return -ENOMEM;
 249
 250         hsdev->dma->dev = &pdev->dev;
 251
 252         /* Get SATA DMA interrupt number */
 253         hsdev->dma->irq = irq_of_parse_and_map(np, 1);
 254         if (hsdev->dma->irq == NO_IRQ) {
 255                 dev_err(&pdev->dev, "no SATA DMA irq\n");
 256                 return -ENODEV;
 257         }
 258
 259         /* Get physical SATA DMA register base address */
 260         res = platform_get_resource(pdev, IORESOURCE_MEM, 1);
 261         hsdev->dma->regs = devm_ioremap_resource(&pdev->dev, res);
 262         if (IS_ERR(hsdev->dma->regs)) {
 263                 dev_err(&pdev->dev,
 264                         "ioremap failed for AHBDMA register address\n");
 265                 return PTR_ERR(hsdev->dma->regs);
 266         }
 267
 268         /* Initialize AHB DMAC */
 269         return dw_dma_probe(hsdev->dma);
 270 }
 271
 272 static void sata_dwc_dma_exit_old(struct sata_dwc_device *hsdev)
 273 {
 274         if (!hsdev->dma)
 275                 return;
 276
 277         dw_dma_remove(hsdev->dma);
 278 }
 279
 280 #endif
 281
 282 static const char *get_prot_descript(u8 protocol)
 283 {
 284         switch ((enum ata_tf_protocols)protocol) {
 285         case ATA_PROT_NODATA:
 286                 return "ATA no data";
 287         case ATA_PROT_PIO:
 288                 return "ATA PIO";
 289         case ATA_PROT_DMA:
 290                 return "ATA DMA";
 291         case ATA_PROT_NCQ:
 292                 return "ATA NCQ";
 293         case ATA_PROT_NCQ_NODATA:
 294                 return "ATA NCQ no data";
 295         case ATAPI_PROT_NODATA:
 296                 return "ATAPI no data";
 297         case ATAPI_PROT_PIO:
 298                 return "ATAPI PIO";
 299         case ATAPI_PROT_DMA:
 300                 return "ATAPI DMA";
 301         default:
 302                 return "unknown";
 303         }
 304 }
 305
 306 static const char *get_dma_dir_descript(int dma_dir)
 307 {
 308         switch ((enum dma_data_direction)dma_dir) {
 309         case DMA_BIDIRECTIONAL:
 310                 return "bidirectional";
 311         case DMA_TO_DEVICE:
 312                 return "to device";
 313         case DMA_FROM_DEVICE:
 314                 return "from device";
 315         default:
 316                 return "none";
 317         }
 318 }
 319
 320 static void sata_dwc_tf_dump(struct ata_port *ap, struct ata_taskfile *tf)
 321 {
 322         dev_vdbg(ap->dev,
 323                 "taskfile cmd: 0x%02x protocol: %s flags: 0x%lx device: %x\n",
 324                 tf->command, get_prot_descript(tf->protocol), tf->flags,
 325                 tf->device);
 326         dev_vdbg(ap->dev,
 327                 "feature: 0x%02x nsect: 0x%x lbal: 0x%x lbam: 0x%x lbah: 0x%x\n",
 328                 tf->feature, tf->nsect, tf->lbal, tf->lbam, tf->lbah);
 329         dev_vdbg(ap->dev,
 330                 "hob_feature: 0x%02x hob_nsect: 0x%x hob_lbal: 0x%x hob_lbam: 0x%x hob_lbah: 0x%x\n",
 331                 tf->hob_feature, tf->hob_nsect, tf->hob_lbal, tf->hob_lbam,
 332                 tf->hob_lbah);
 333 }
 334
 335 static void dma_dwc_xfer_done(void *hsdev_instance)
 336 {
 337         unsigned long flags;
 338         struct sata_dwc_device *hsdev = hsdev_instance;
 339         struct ata_host *host = (struct ata_host *)hsdev->host;
 340         struct ata_port *ap;
 341         struct sata_dwc_device_port *hsdevp;
 342         u8 tag = 0;
 343         unsigned int port = 0;
 344
 345         spin_lock_irqsave(&host->lock, flags);
 346         ap = host->ports[port];
 347         hsdevp = HSDEVP_FROM_AP(ap);
 348         tag = ap->link.active_tag;
 349
 350         /*
 351          * Each DMA command produces 2 interrupts.  Only
 352          * complete the command after both interrupts have been
 353          * seen. (See sata_dwc_isr())
 354          */
 355         hsdevp->dma_interrupt_count++;
 356         sata_dwc_clear_dmacr(hsdevp, tag);
 357
 358         if (hsdevp->dma_pending[tag] == SATA_DWC_DMA_PENDING_NONE) {
 359                 dev_err(ap->dev, "DMA not pending tag=0x%02x pending=%d\n",
 360                         tag, hsdevp->dma_pending[tag]);
 361         }
 362
 363         if ((hsdevp->dma_interrupt_count % 2) == 0)
 364                 sata_dwc_dma_xfer_complete(ap, 1);
 365
 366         spin_unlock_irqrestore(&host->lock, flags);
 367 }
 368
 369 static struct dma_async_tx_descriptor *dma_dwc_xfer_setup(struct ata_queued_cmd *qc)
 370 {
 371         struct ata_port *ap = qc->ap;
 372         struct sata_dwc_device_port *hsdevp = HSDEVP_FROM_AP(ap);
 373         struct sata_dwc_device *hsdev = HSDEV_FROM_AP(ap);
 374         struct dma_slave_config sconf;
 375         struct dma_async_tx_descriptor *desc;
 376
 377         if (qc->dma_dir == DMA_DEV_TO_MEM) {
 378                 sconf.src_addr = hsdev->dmadr;
 379                 sconf.device_fc = false;
 380         } else {        /* DMA_MEM_TO_DEV */
 381                 sconf.dst_addr = hsdev->dmadr;
 382                 sconf.device_fc = false;
 383         }
 384
 385         sconf.direction = qc->dma_dir;
 386         sconf.src_maxburst = AHB_DMA_BRST_DFLT / 4;     /* in items */
 387         sconf.dst_maxburst = AHB_DMA_BRST_DFLT / 4;     /* in items */
 388         sconf.src_addr_width = DMA_SLAVE_BUSWIDTH_4_BYTES;
 389         sconf.dst_addr_width = DMA_SLAVE_BUSWIDTH_4_BYTES;
 390
 391         dmaengine_slave_config(hsdevp->chan, &sconf);
 392
 393         /* Convert SG list to linked list of items (LLIs) for AHB DMA */
 394         desc = dmaengine_prep_slave_sg(hsdevp->chan, qc->sg, qc->n_elem,
 395                                        qc->dma_dir,
 396                                        DMA_PREP_INTERRUPT | DMA_CTRL_ACK);
 397
 398         if (!desc)
 399                 return NULL;
 400
 401         desc->callback = dma_dwc_xfer_done;
 402         desc->callback_param = hsdev;
 403
 404         dev_dbg(hsdev->dev, "%s sg: 0x%p, count: %d addr: %pa\n", __func__,
 405                 qc->sg, qc->n_elem, &hsdev->dmadr);
 406
 407         return desc;
 408 }
 409
 410 static int sata_dwc_scr_read(struct ata_link *link, unsigned int scr, u32 *val)
 411 {
 412         if (scr > SCR_NOTIFICATION) {
 413                 dev_err(link->ap->dev, "%s: Incorrect SCR offset 0x%02x\n",
 414                         __func__, scr);
 415                 return -EINVAL;
 416         }
 417
 418         *val = sata_dwc_readl(link->ap->ioaddr.scr_addr + (scr * 4));
 419         dev_dbg(link->ap->dev, "%s: id=%d reg=%d val=0x%08x\n", __func__,
 420                 link->ap->print_id, scr, *val);
 421
 422         return 0;
 423 }
 424
 425 static int sata_dwc_scr_write(struct ata_link *link, unsigned int scr, u32 val)
 426 {
 427         dev_dbg(link->ap->dev, "%s: id=%d reg=%d val=0x%08x\n", __func__,
 428                 link->ap->print_id, scr, val);
 429         if (scr > SCR_NOTIFICATION) {
 430                 dev_err(link->ap->dev, "%s: Incorrect SCR offset 0x%02x\n",
 431                          __func__, scr);
 432                 return -EINVAL;
 433         }
 434         sata_dwc_writel(link->ap->ioaddr.scr_addr + (scr * 4), val);
 435
 436         return 0;
 437 }
 438
 439 static void clear_serror(struct ata_port *ap)
 440 {
 441         u32 val;
 442         sata_dwc_scr_read(&ap->link, SCR_ERROR, &val);
 443         sata_dwc_scr_write(&ap->link, SCR_ERROR, val);
 444 }
 445
 446 static void clear_interrupt_bit(struct sata_dwc_device *hsdev, u32 bit)
 447 {
 448         sata_dwc_writel(&hsdev->sata_dwc_regs->intpr,
 449                         sata_dwc_readl(&hsdev->sata_dwc_regs->intpr));
 450 }
 451
 452 static u32 qcmd_tag_to_mask(u8 tag)
 453 {
 454         return 0x00000001 << (tag & 0x1f);
 455 }
 456
 457 /* See ahci.c */
 458 static void sata_dwc_error_intr(struct ata_port *ap,
 459                                 struct sata_dwc_device *hsdev, uint intpr)
 460 {
 461         struct sata_dwc_device_port *hsdevp = HSDEVP_FROM_AP(ap);
 462         struct ata_eh_info *ehi = &ap->link.eh_info;
 463         unsigned int err_mask = 0, action = 0;
 464         struct ata_queued_cmd *qc;
 465         u32 serror;
 466         u8 status, tag;
 467
 468         ata_ehi_clear_desc(ehi);
 469
 470         sata_dwc_scr_read(&ap->link, SCR_ERROR, &serror);
 471         status = ap->ops->sff_check_status(ap);
 472
 473         tag = ap->link.active_tag;
 474
 475         dev_err(ap->dev,
 476                 "%s SCR_ERROR=0x%08x intpr=0x%08x status=0x%08x dma_intp=%d pending=%d issued=%d",
 477                 __func__, serror, intpr, status, hsdevp->dma_interrupt_count,
 478                 hsdevp->dma_pending[tag], hsdevp->cmd_issued[tag]);
 479
 480         /* Clear error register and interrupt bit */
 481         clear_serror(ap);
 482         clear_interrupt_bit(hsdev, SATA_DWC_INTPR_ERR);
 483
 484         /* This is the only error happening now.  TODO check for exact error */
 485
 486         err_mask |= AC_ERR_HOST_BUS;
 487         action |= ATA_EH_RESET;
 488
 489         /* Pass this on to EH */
 490         ehi->serror |= serror;
 491         ehi->action |= action;
 492
 493         qc = ata_qc_from_tag(ap, tag);
 494         if (qc)
 495                 qc->err_mask |= err_mask;
 496         else
 497                 ehi->err_mask |= err_mask;
 498
 499         ata_port_abort(ap);
 500 }
 501
 502 /*
 503  * Function : sata_dwc_isr
 504  * arguments : irq, void *dev_instance, struct pt_regs *regs
 505  * Return value : irqreturn_t - status of IRQ
 506  * This Interrupt handler called via port ops registered function.
 507  * .irq_handler = sata_dwc_isr
 508  */
 509 static irqreturn_t sata_dwc_isr(int irq, void *dev_instance)
 510 {
 511         struct ata_host *host = (struct ata_host *)dev_instance;
 512         struct sata_dwc_device *hsdev = HSDEV_FROM_HOST(host);
 513         struct ata_port *ap;
 514         struct ata_queued_cmd *qc;
 515         unsigned long flags;
 516         u8 status, tag;
 517         int handled, num_processed, port = 0;
 518         uint intpr, sactive, sactive2, tag_mask;
 519         struct sata_dwc_device_port *hsdevp;
 520         hsdev->sactive_issued = 0;
 521
 522         spin_lock_irqsave(&host->lock, flags);
 523
 524         /* Read the interrupt register */
 525         intpr = sata_dwc_readl(&hsdev->sata_dwc_regs->intpr);
 526
 527         ap = host->ports[port];
 528         hsdevp = HSDEVP_FROM_AP(ap);
 529
 530         dev_dbg(ap->dev, "%s intpr=0x%08x active_tag=%d\n", __func__, intpr,
 531                 ap->link.active_tag);
 532
 533         /* Check for error interrupt */
 534         if (intpr & SATA_DWC_INTPR_ERR) {
 535                 sata_dwc_error_intr(ap, hsdev, intpr);
 536                 handled = 1;
 537                 goto DONE;
 538         }
 539
 540         /* Check for DMA SETUP FIS (FP DMA) interrupt */
 541         if (intpr & SATA_DWC_INTPR_NEWFP) {
 542                 clear_interrupt_bit(hsdev, SATA_DWC_INTPR_NEWFP);
 543
 544                 tag = (u8)(sata_dwc_readl(&hsdev->sata_dwc_regs->fptagr));
 545                 dev_dbg(ap->dev, "%s: NEWFP tag=%d\n", __func__, tag);
 546                 if (hsdevp->cmd_issued[tag] != SATA_DWC_CMD_ISSUED_PEND)
 547                         dev_warn(ap->dev, "CMD tag=%d not pending?\n", tag);
 548
 549                 hsdev->sactive_issued |= qcmd_tag_to_mask(tag);
 550
 551                 qc = ata_qc_from_tag(ap, tag);
 552                 /*
 553                  * Start FP DMA for NCQ command.  At this point the tag is the
 554                  * active tag.  It is the tag that matches the command about to
 555                  * be completed.
 556                  */
 557                 qc->ap->link.active_tag = tag;
 558                 sata_dwc_bmdma_start_by_tag(qc, tag);
 559
 560                 handled = 1;
 561                 goto DONE;
 562         }
 563         sata_dwc_scr_read(&ap->link, SCR_ACTIVE, &sactive);
 564         tag_mask = (hsdev->sactive_issued | sactive) ^ sactive;
 565
 566         /* If no sactive issued and tag_mask is zero then this is not NCQ */
 567         if (hsdev->sactive_issued == 0 && tag_mask == 0) {
 568                 if (ap->link.active_tag == ATA_TAG_POISON)
 569                         tag = 0;
 570                 else
 571                         tag = ap->link.active_tag;
 572                 qc = ata_qc_from_tag(ap, tag);
 573
 574                 /* DEV interrupt w/ no active qc? */
 575                 if (unlikely(!qc || (qc->tf.flags & ATA_TFLAG_POLLING))) {
 576                         dev_err(ap->dev,
 577                                 "%s interrupt with no active qc qc=%p\n",
 578                                 __func__, qc);
 579                         ap->ops->sff_check_status(ap);
 580                         handled = 1;
 581                         goto DONE;
 582                 }
 583                 status = ap->ops->sff_check_status(ap);
 584
 585                 qc->ap->link.active_tag = tag;
 586                 hsdevp->cmd_issued[tag] = SATA_DWC_CMD_ISSUED_NOT;
 587
 588                 if (status & ATA_ERR) {
 589                         dev_dbg(ap->dev, "interrupt ATA_ERR (0x%x)\n", status);
 590                         sata_dwc_qc_complete(ap, qc, 1);
 591                         handled = 1;
 592                         goto DONE;
 593                 }
 594
 595                 dev_dbg(ap->dev, "%s non-NCQ cmd interrupt, protocol: %s\n",
 596                         __func__, get_prot_descript(qc->tf.protocol));
 597 DRVSTILLBUSY:
 598                 if (ata_is_dma(qc->tf.protocol)) {
 599                         /*
 600                          * Each DMA transaction produces 2 interrupts. The DMAC
 601                          * transfer complete interrupt and the SATA controller
 602                          * operation done interrupt. The command should be
 603                          * completed only after both interrupts are seen.
 604                          */
 605                         hsdevp->dma_interrupt_count++;
 606                         if (hsdevp->dma_pending[tag] == \
 607                                         SATA_DWC_DMA_PENDING_NONE) {
 608                                 dev_err(ap->dev,
 609                                         "%s: DMA not pending intpr=0x%08x status=0x%08x pending=%d\n",
 610                                         __func__, intpr, status,
 611                                         hsdevp->dma_pending[tag]);
 612                         }
 613
 614                         if ((hsdevp->dma_interrupt_count % 2) == 0)
 615                                 sata_dwc_dma_xfer_complete(ap, 1);
 616                 } else if (ata_is_pio(qc->tf.protocol)) {
 617                         ata_sff_hsm_move(ap, qc, status, 0);
 618                         handled = 1;
 619                         goto DONE;
 620                 } else {
 621                         if (unlikely(sata_dwc_qc_complete(ap, qc, 1)))
 622                                 goto DRVSTILLBUSY;
 623                 }
 624
 625                 handled = 1;
 626                 goto DONE;
 627         }
 628
 629         /*
 630          * This is a NCQ command. At this point we need to figure out for which
 631          * tags we have gotten a completion interrupt.  One interrupt may serve
 632          * as completion for more than one operation when commands are queued
 633          * (NCQ).  We need to process each completed command.
 634          */
 635
 636          /* process completed commands */
 637         sata_dwc_scr_read(&ap->link, SCR_ACTIVE, &sactive);
 638         tag_mask = (hsdev->sactive_issued | sactive) ^ sactive;
 639
 640         if (sactive != 0 || hsdev->sactive_issued > 1 || tag_mask > 1) {
 641                 dev_dbg(ap->dev,
 642                         "%s NCQ:sactive=0x%08x  sactive_issued=0x%08x tag_mask=0x%08x\n",
 643                         __func__, sactive, hsdev->sactive_issued, tag_mask);
 644         }
 645
 646         if ((tag_mask | hsdev->sactive_issued) != hsdev->sactive_issued) {
 647                 dev_warn(ap->dev,
 648                          "Bad tag mask?  sactive=0x%08x sactive_issued=0x%08x  tag_mask=0x%08x\n",
 649                          sactive, hsdev->sactive_issued, tag_mask);
 650         }
 651
 652         /* read just to clear ... not bad if currently still busy */
 653         status = ap->ops->sff_check_status(ap);
 654         dev_dbg(ap->dev, "%s ATA status register=0x%x\n", __func__, status);
 655
 656         tag = 0;
 657         num_processed = 0;
 658         while (tag_mask) {
 659                 num_processed++;
 660                 while (!(tag_mask & 0x00000001)) {
 661                         tag++;
 662                         tag_mask <<= 1;
 663                 }
 664
 665                 tag_mask &= (~0x00000001);
 666                 qc = ata_qc_from_tag(ap, tag);
 667
 668                 /* To be picked up by completion functions */
 669                 qc->ap->link.active_tag = tag;
 670                 hsdevp->cmd_issued[tag] = SATA_DWC_CMD_ISSUED_NOT;
 671
 672                 /* Let libata/scsi layers handle error */
 673                 if (status & ATA_ERR) {
 674                         dev_dbg(ap->dev, "%s ATA_ERR (0x%x)\n", __func__,
 675                                 status);
 676                         sata_dwc_qc_complete(ap, qc, 1);
 677                         handled = 1;
 678                         goto DONE;
 679                 }
 680
 681                 /* Process completed command */
 682                 dev_dbg(ap->dev, "%s NCQ command, protocol: %s\n", __func__,
 683                         get_prot_descript(qc->tf.protocol));
 684                 if (ata_is_dma(qc->tf.protocol)) {
 685                         hsdevp->dma_interrupt_count++;
 686                         if (hsdevp->dma_pending[tag] == \
 687                                         SATA_DWC_DMA_PENDING_NONE)
 688                                 dev_warn(ap->dev, "%s: DMA not pending?\n",
 689                                         __func__);
 690                         if ((hsdevp->dma_interrupt_count % 2) == 0)
 691                                 sata_dwc_dma_xfer_complete(ap, 1);
 692                 } else {
 693                         if (unlikely(sata_dwc_qc_complete(ap, qc, 1)))
 694                                 goto STILLBUSY;
 695                 }
 696                 continue;
 697
 698 STILLBUSY:
 699                 ap->stats.idle_irq++;
 700                 dev_warn(ap->dev, "STILL BUSY IRQ ata%d: irq trap\n",
 701                         ap->print_id);
 702         } /* while tag_mask */
 703
 704         /*
 705          * Check to see if any commands completed while we were processing our
 706          * initial set of completed commands (read status clears interrupts,
 707          * so we might miss a completed command interrupt if one came in while
 708          * we were processing --we read status as part of processing a completed
 709          * command).
 710          */
 711         sata_dwc_scr_read(&ap->link, SCR_ACTIVE, &sactive2);
 712         if (sactive2 != sactive) {
 713                 dev_dbg(ap->dev,
 714                         "More completed - sactive=0x%x sactive2=0x%x\n",
 715                         sactive, sactive2);
 716         }
 717         handled = 1;
 718
 719 DONE:
 720         spin_unlock_irqrestore(&host->lock, flags);
 721         return IRQ_RETVAL(handled);
 722 }
 723
 724 static void sata_dwc_clear_dmacr(struct sata_dwc_device_port *hsdevp, u8 tag)
 725 {
 726         struct sata_dwc_device *hsdev = HSDEV_FROM_HSDEVP(hsdevp);
 727         u32 dmacr = sata_dwc_readl(&hsdev->sata_dwc_regs->dmacr);
 728
 729         if (hsdevp->dma_pending[tag] == SATA_DWC_DMA_PENDING_RX) {
 730                 dmacr = SATA_DWC_DMACR_RX_CLEAR(dmacr);
 731                 sata_dwc_writel(&hsdev->sata_dwc_regs->dmacr, dmacr);
 732         } else if (hsdevp->dma_pending[tag] == SATA_DWC_DMA_PENDING_TX) {
 733                 dmacr = SATA_DWC_DMACR_TX_CLEAR(dmacr);
 734                 sata_dwc_writel(&hsdev->sata_dwc_regs->dmacr, dmacr);
 735         } else {
 736                 /*
 737                  * This should not happen, it indicates the driver is out of
 738                  * sync.  If it does happen, clear dmacr anyway.
 739                  */
 740                 dev_err(hsdev->dev,
 741                         "%s DMA protocol RX and TX DMA not pending tag=0x%02x pending=%d dmacr: 0x%08x\n",
 742                         __func__, tag, hsdevp->dma_pending[tag], dmacr);
 743                 sata_dwc_writel(&hsdev->sata_dwc_regs->dmacr,
 744                                 SATA_DWC_DMACR_TXRXCH_CLEAR);
 745         }
 746 }
 747
 748 static void sata_dwc_dma_xfer_complete(struct ata_port *ap, u32 check_status)
 749 {
 750         struct ata_queued_cmd *qc;
 751         struct sata_dwc_device_port *hsdevp = HSDEVP_FROM_AP(ap);
 752         struct sata_dwc_device *hsdev = HSDEV_FROM_AP(ap);
 753         u8 tag = 0;
 754
 755         tag = ap->link.active_tag;
 756         qc = ata_qc_from_tag(ap, tag);
 757         if (!qc) {
 758                 dev_err(ap->dev, "failed to get qc");
 759                 return;
 760         }
 761
 762 #ifdef DEBUG_NCQ
 763         if (tag > 0) {
 764                 dev_info(ap->dev,
 765                          "%s tag=%u cmd=0x%02x dma dir=%s proto=%s dmacr=0x%08x\n",
 766                          __func__, qc->tag, qc->tf.command,
 767                          get_dma_dir_descript(qc->dma_dir),
 768                          get_prot_descript(qc->tf.protocol),
 769                          sata_dwc_readl(&hsdev->sata_dwc_regs->dmacr));
 770         }
 771 #endif
 772
 773         if (ata_is_dma(qc->tf.protocol)) {
 774                 if (hsdevp->dma_pending[tag] == SATA_DWC_DMA_PENDING_NONE) {
 775                         dev_err(ap->dev,
 776                                 "%s DMA protocol RX and TX DMA not pending dmacr: 0x%08x\n",
 777                                 __func__,
 778                                 sata_dwc_readl(&hsdev->sata_dwc_regs->dmacr));
 779                 }
 780
 781                 hsdevp->dma_pending[tag] = SATA_DWC_DMA_PENDING_NONE;
 782                 sata_dwc_qc_complete(ap, qc, check_status);
 783                 ap->link.active_tag = ATA_TAG_POISON;
 784         } else {
 785                 sata_dwc_qc_complete(ap, qc, check_status);
 786         }
 787 }
 788
 789 static int sata_dwc_qc_complete(struct ata_port *ap, struct ata_queued_cmd *qc,
 790                                 u32 check_status)
 791 {
 792         u8 status = 0;
 793         u32 mask = 0x0;
 794         u8 tag = qc->tag;
 795         struct sata_dwc_device *hsdev = HSDEV_FROM_AP(ap);
 796         struct sata_dwc_device_port *hsdevp = HSDEVP_FROM_AP(ap);
 797         hsdev->sactive_queued = 0;
 798         dev_dbg(ap->dev, "%s checkstatus? %x\n", __func__, check_status);
 799
 800         if (hsdevp->dma_pending[tag] == SATA_DWC_DMA_PENDING_TX)
 801                 dev_err(ap->dev, "TX DMA PENDING\n");
 802         else if (hsdevp->dma_pending[tag] == SATA_DWC_DMA_PENDING_RX)
 803                 dev_err(ap->dev, "RX DMA PENDING\n");
 804         dev_dbg(ap->dev,
 805                 "QC complete cmd=0x%02x status=0x%02x ata%u: protocol=%d\n",
 806                 qc->tf.command, status, ap->print_id, qc->tf.protocol);
 807
 808         /* clear active bit */
 809         mask = (~(qcmd_tag_to_mask(tag)));
 810         hsdev->sactive_queued = hsdev->sactive_queued & mask;
 811         hsdev->sactive_issued = hsdev->sactive_issued & mask;
 812         ata_qc_complete(qc);
 813         return 0;
 814 }
 815
 816 static void sata_dwc_enable_interrupts(struct sata_dwc_device *hsdev)
 817 {
 818         /* Enable selective interrupts by setting the interrupt maskregister*/
 819         sata_dwc_writel(&hsdev->sata_dwc_regs->intmr,
 820                         SATA_DWC_INTMR_ERRM |
 821                         SATA_DWC_INTMR_NEWFPM |
 822                         SATA_DWC_INTMR_PMABRTM |
 823                         SATA_DWC_INTMR_DMATM);
 824         /*
 825          * Unmask the error bits that should trigger an error interrupt by
 826          * setting the error mask register.
 827          */
 828         sata_dwc_writel(&hsdev->sata_dwc_regs->errmr, SATA_DWC_SERROR_ERR_BITS);
 829
 830         dev_dbg(hsdev->dev, "%s: INTMR = 0x%08x, ERRMR = 0x%08x\n",
 831                  __func__, sata_dwc_readl(&hsdev->sata_dwc_regs->intmr),
 832                 sata_dwc_readl(&hsdev->sata_dwc_regs->errmr));
 833 }
 834
 835 static void sata_dwc_setup_port(struct ata_ioports *port, void __iomem *base)
 836 {
 837         port->cmd_addr          = base + 0x00;
 838         port->data_addr         = base + 0x00;
 839
 840         port->error_addr        = base + 0x04;
 841         port->feature_addr      = base + 0x04;
 842
 843         port->nsect_addr        = base + 0x08;
 844
 845         port->lbal_addr         = base + 0x0c;
 846         port->lbam_addr         = base + 0x10;
 847         port->lbah_addr         = base + 0x14;
 848
 849         port->device_addr       = base + 0x18;
 850         port->command_addr      = base + 0x1c;
 851         port->status_addr       = base + 0x1c;
 852
 853         port->altstatus_addr    = base + 0x20;
 854         port->ctl_addr          = base + 0x20;
 855 }
 856
 857 static int sata_dwc_dma_get_channel(struct sata_dwc_device_port *hsdevp)
 858 {
 859         struct sata_dwc_device *hsdev = hsdevp->hsdev;
 860         struct device *dev = hsdev->dev;
 861
 862 #ifdef CONFIG_SATA_DWC_OLD_DMA
 863         if (!of_find_property(dev->of_node, "dmas", NULL))
 864                 return sata_dwc_dma_get_channel_old(hsdevp);
 865 #endif
 866
 867         hsdevp->chan = dma_request_chan(dev, "sata-dma");
 868         if (IS_ERR(hsdevp->chan)) {
 869                 dev_err(dev, "failed to allocate dma channel: %ld\n",
 870                         PTR_ERR(hsdevp->chan));
 871                 return PTR_ERR(hsdevp->chan);
 872         }
 873
 874         return 0;
 875 }
 876
 877 /*
 878  * Function : sata_dwc_port_start
 879  * arguments : struct ata_ioports *port
 880  * Return value : returns 0 if success, error code otherwise
 881  * This function allocates the scatter gather LLI table for AHB DMA
 882  */
 883 static int sata_dwc_port_start(struct ata_port *ap)
 884 {
 885         int err = 0;
 886         struct sata_dwc_device *hsdev;
 887         struct sata_dwc_device_port *hsdevp = NULL;
 888         struct device *pdev;
 889         int i;
 890
 891         hsdev = HSDEV_FROM_AP(ap);
 892
 893         dev_dbg(ap->dev, "%s: port_no=%d\n", __func__, ap->port_no);
 894
 895         hsdev->host = ap->host;
 896         pdev = ap->host->dev;
 897         if (!pdev) {
 898                 dev_err(ap->dev, "%s: no ap->host->dev\n", __func__);
 899                 err = -ENODEV;
 900                 goto CLEANUP;
 901         }
 902
 903         /* Allocate Port Struct */
 904         hsdevp = kzalloc(sizeof(*hsdevp), GFP_KERNEL);
 905         if (!hsdevp) {
 906                 dev_err(ap->dev, "%s: kmalloc failed for hsdevp\n", __func__);
 907                 err = -ENOMEM;
 908                 goto CLEANUP;
 909         }
 910         hsdevp->hsdev = hsdev;
 911
 912         err = sata_dwc_dma_get_channel(hsdevp);
 913         if (err)
 914                 goto CLEANUP_ALLOC;
 915
 916         err = phy_power_on(hsdev->phy);
 917         if (err)
 918                 goto CLEANUP_ALLOC;
 919
 920         for (i = 0; i < SATA_DWC_QCMD_MAX; i++)
 921                 hsdevp->cmd_issued[i] = SATA_DWC_CMD_ISSUED_NOT;
 922
 923         ap->bmdma_prd = NULL;   /* set these so libata doesn't use them */
 924         ap->bmdma_prd_dma = 0;
 925
 926         if (ap->port_no == 0)  {
 927                 dev_dbg(ap->dev, "%s: clearing TXCHEN, RXCHEN in DMAC\n",
 928                         __func__);
 929                 sata_dwc_writel(&hsdev->sata_dwc_regs->dmacr,
 930                                 SATA_DWC_DMACR_TXRXCH_CLEAR);
 931
 932                 dev_dbg(ap->dev, "%s: setting burst size in DBTSR\n",
 933                          __func__);
 934                 sata_dwc_writel(&hsdev->sata_dwc_regs->dbtsr,
 935                                 (SATA_DWC_DBTSR_MWR(AHB_DMA_BRST_DFLT) |
 936                                  SATA_DWC_DBTSR_MRD(AHB_DMA_BRST_DFLT)));
 937         }
 938
 939         /* Clear any error bits before libata starts issuing commands */
 940         clear_serror(ap);
 941         ap->private_data = hsdevp;
 942         dev_dbg(ap->dev, "%s: done\n", __func__);
 943         return 0;
 944
 945 CLEANUP_ALLOC:
 946         kfree(hsdevp);
 947 CLEANUP:
 948         dev_dbg(ap->dev, "%s: fail. ap->id = %d\n", __func__, ap->print_id);
 949         return err;
 950 }
 951
 952 static void sata_dwc_port_stop(struct ata_port *ap)
 953 {
 954         struct sata_dwc_device_port *hsdevp = HSDEVP_FROM_AP(ap);
 955         struct sata_dwc_device *hsdev = HSDEV_FROM_AP(ap);
 956
 957         dev_dbg(ap->dev, "%s: ap->id = %d\n", __func__, ap->print_id);
 958
 959         dmaengine_terminate_sync(hsdevp->chan);
 960         dma_release_channel(hsdevp->chan);
 961         phy_power_off(hsdev->phy);
 962
 963         kfree(hsdevp);
 964         ap->private_data = NULL;
 965 }
 966
 967 /*
 968  * Function : sata_dwc_exec_command_by_tag
 969  * arguments : ata_port *ap, ata_taskfile *tf, u8 tag, u32 cmd_issued
 970  * Return value : None
 971  * This function keeps track of individual command tag ids and calls
 972  * ata_exec_command in libata
 973  */
 974 static void sata_dwc_exec_command_by_tag(struct ata_port *ap,
 975                                          struct ata_taskfile *tf,
 976                                          u8 tag, u32 cmd_issued)
 977 {
 978         struct sata_dwc_device_port *hsdevp = HSDEVP_FROM_AP(ap);
 979
 980         dev_dbg(ap->dev, "%s cmd(0x%02x): %s tag=%d\n", __func__, tf->command,
 981                 ata_get_cmd_descript(tf->command), tag);
 982
 983         hsdevp->cmd_issued[tag] = cmd_issued;
 984
 985         /*
 986          * Clear SError before executing a new command.
 987          * sata_dwc_scr_write and read can not be used here. Clearing the PM
 988          * managed SError register for the disk needs to be done before the
 989          * task file is loaded.
 990          */
 991         clear_serror(ap);
 992         ata_sff_exec_command(ap, tf);
 993 }
 994
 995 static void sata_dwc_bmdma_setup_by_tag(struct ata_queued_cmd *qc, u8 tag)
 996 {
 997         sata_dwc_exec_command_by_tag(qc->ap, &qc->tf, tag,
 998                                      SATA_DWC_CMD_ISSUED_PEND);
 999 }
1000
1001 static void sata_dwc_bmdma_setup(struct ata_queued_cmd *qc)
1002 {
1003         u8 tag = qc->tag;
1004
1005         if (ata_is_ncq(qc->tf.protocol)) {
1006                 dev_dbg(qc->ap->dev, "%s: ap->link.sactive=0x%08x tag=%d\n",
1007                         __func__, qc->ap->link.sactive, tag);
1008         } else {
1009                 tag = 0;
1010         }
1011         sata_dwc_bmdma_setup_by_tag(qc, tag);
1012 }
1013
1014 static void sata_dwc_bmdma_start_by_tag(struct ata_queued_cmd *qc, u8 tag)
1015 {
1016         int start_dma;
1017         u32 reg;
1018         struct sata_dwc_device *hsdev = HSDEV_FROM_QC(qc);
1019         struct ata_port *ap = qc->ap;
1020         struct sata_dwc_device_port *hsdevp = HSDEVP_FROM_AP(ap);
1021         struct dma_async_tx_descriptor *desc = hsdevp->desc[tag];
1022         int dir = qc->dma_dir;
1023
1024         if (hsdevp->cmd_issued[tag] != SATA_DWC_CMD_ISSUED_NOT) {
1025                 start_dma = 1;
1026                 if (dir == DMA_TO_DEVICE)
1027                         hsdevp->dma_pending[tag] = SATA_DWC_DMA_PENDING_TX;
1028                 else
1029                         hsdevp->dma_pending[tag] = SATA_DWC_DMA_PENDING_RX;
1030         } else {
1031                 dev_err(ap->dev,
1032                         "%s: Command not pending cmd_issued=%d (tag=%d) DMA NOT started\n",
1033                         __func__, hsdevp->cmd_issued[tag], tag);
1034                 start_dma = 0;
1035         }
1036
1037         dev_dbg(ap->dev,
1038                 "%s qc=%p tag: %x cmd: 0x%02x dma_dir: %s start_dma? %x\n",
1039                 __func__, qc, tag, qc->tf.command,
1040                 get_dma_dir_descript(qc->dma_dir), start_dma);
1041         sata_dwc_tf_dump(ap, &qc->tf);
1042
1043         if (start_dma) {
1044                 sata_dwc_scr_read(&ap->link, SCR_ERROR, &reg);
1045                 if (reg & SATA_DWC_SERROR_ERR_BITS) {
1046                         dev_err(ap->dev, "%s: ****** SError=0x%08x ******\n",
1047                                 __func__, reg);
1048                 }
1049
1050                 if (dir == DMA_TO_DEVICE)
1051                         sata_dwc_writel(&hsdev->sata_dwc_regs->dmacr,
1052                                         SATA_DWC_DMACR_TXCHEN);
1053                 else
1054                         sata_dwc_writel(&hsdev->sata_dwc_regs->dmacr,
1055                                         SATA_DWC_DMACR_RXCHEN);
1056
1057                 /* Enable AHB DMA transfer on the specified channel */
1058                 dmaengine_submit(desc);
1059                 dma_async_issue_pending(hsdevp->chan);
1060         }
1061 }
1062
1063 static void sata_dwc_bmdma_start(struct ata_queued_cmd *qc)
1064 {
1065         u8 tag = qc->tag;
1066
1067         if (ata_is_ncq(qc->tf.protocol)) {
1068                 dev_dbg(qc->ap->dev, "%s: ap->link.sactive=0x%08x tag=%d\n",
1069                         __func__, qc->ap->link.sactive, tag);
1070         } else {
1071                 tag = 0;
1072         }
1073         dev_dbg(qc->ap->dev, "%s\n", __func__);
1074         sata_dwc_bmdma_start_by_tag(qc, tag);
1075 }
1076
1077 static unsigned int sata_dwc_qc_issue(struct ata_queued_cmd *qc)
1078 {
1079         u32 sactive;
1080         u8 tag = qc->tag;
1081         struct ata_port *ap = qc->ap;
1082         struct sata_dwc_device_port *hsdevp = HSDEVP_FROM_AP(ap);
1083
1084 #ifdef DEBUG_NCQ
1085         if (qc->tag > 0 || ap->link.sactive > 1)
1086                 dev_info(ap->dev,
1087                          "%s ap id=%d cmd(0x%02x)=%s qc tag=%d prot=%s ap active_tag=0x%08x ap sactive=0x%08x\n",
1088                          __func__, ap->print_id, qc->tf.command,
1089                          ata_get_cmd_descript(qc->tf.command),
1090                          qc->tag, get_prot_descript(qc->tf.protocol),
1091                          ap->link.active_tag, ap->link.sactive);
1092 #endif
1093
1094         if (!ata_is_ncq(qc->tf.protocol))
1095                 tag = 0;
1096
1097         if (ata_is_dma(qc->tf.protocol)) {
1098                 hsdevp->desc[tag] = dma_dwc_xfer_setup(qc);
1099                 if (!hsdevp->desc[tag])
1100                         return AC_ERR_SYSTEM;
1101         } else {
1102                 hsdevp->desc[tag] = NULL;
1103         }
1104
1105         if (ata_is_ncq(qc->tf.protocol)) {
1106                 sata_dwc_scr_read(&ap->link, SCR_ACTIVE, &sactive);
1107                 sactive |= (0x00000001 << tag);
1108                 sata_dwc_scr_write(&ap->link, SCR_ACTIVE, sactive);
1109
1110                 dev_dbg(qc->ap->dev,
1111                         "%s: tag=%d ap->link.sactive = 0x%08x sactive=0x%08x\n",
1112                         __func__, tag, qc->ap->link.sactive, sactive);
1113
1114                 ap->ops->sff_tf_load(ap, &qc->tf);
1115                 sata_dwc_exec_command_by_tag(ap, &qc->tf, tag,
1116                                              SATA_DWC_CMD_ISSUED_PEND);
1117         } else {
1118                 return ata_bmdma_qc_issue(qc);
1119         }
1120         return 0;
1121 }
1122
1123 static void sata_dwc_error_handler(struct ata_port *ap)
1124 {
1125         ata_sff_error_handler(ap);
1126 }
1127
1128 static int sata_dwc_hardreset(struct ata_link *link, unsigned int *class,
1129                               unsigned long deadline)
1130 {
1131         struct sata_dwc_device *hsdev = HSDEV_FROM_AP(link->ap);
1132         int ret;
1133
1134         ret = sata_sff_hardreset(link, class, deadline);
1135
1136         sata_dwc_enable_interrupts(hsdev);
1137
1138         /* Reconfigure the DMA control register */
1139         sata_dwc_writel(&hsdev->sata_dwc_regs->dmacr,
1140                         SATA_DWC_DMACR_TXRXCH_CLEAR);
1141
1142         /* Reconfigure the DMA Burst Transaction Size register */
1143         sata_dwc_writel(&hsdev->sata_dwc_regs->dbtsr,
1144                         SATA_DWC_DBTSR_MWR(AHB_DMA_BRST_DFLT) |
1145                         SATA_DWC_DBTSR_MRD(AHB_DMA_BRST_DFLT));
1146
1147         return ret;
1148 }
1149
1150 static void sata_dwc_dev_select(struct ata_port *ap, unsigned int device)
1151 {
1152         /* SATA DWC is master only */
1153 }
1154
1155 /*
1156  * scsi mid-layer and libata interface structures
1157  */
1158 static struct scsi_host_template sata_dwc_sht = {
1159         ATA_NCQ_SHT(DRV_NAME),
1160         /*
1161          * test-only: Currently this driver doesn't handle NCQ
1162          * correctly. We enable NCQ but set the queue depth to a
1163          * max of 1. This will get fixed in in a future release.
1164          */
1165         .sg_tablesize           = LIBATA_MAX_PRD,
1166         /* .can_queue           = ATA_MAX_QUEUE, */
1167         /*
1168          * Make sure a LLI block is not created that will span 8K max FIS
1169          * boundary. If the block spans such a FIS boundary, there is a chance
1170          * that a DMA burst will cross that boundary -- this results in an
1171          * error in the host controller.
1172          */
1173         .dma_boundary           = 0x1fff /* ATA_DMA_BOUNDARY */,
1174 };
1175
1176 static struct ata_port_operations sata_dwc_ops = {
1177         .inherits               = &ata_sff_port_ops,
1178
1179         .error_handler          = sata_dwc_error_handler,
1180         .hardreset              = sata_dwc_hardreset,
1181
1182         .qc_issue               = sata_dwc_qc_issue,
1183
1184         .scr_read               = sata_dwc_scr_read,
1185         .scr_write              = sata_dwc_scr_write,
1186
1187         .port_start             = sata_dwc_port_start,
1188         .port_stop              = sata_dwc_port_stop,
1189
1190         .sff_dev_select         = sata_dwc_dev_select,
1191
1192         .bmdma_setup            = sata_dwc_bmdma_setup,
1193         .bmdma_start            = sata_dwc_bmdma_start,
1194 };
1195
1196 static const struct ata_port_info sata_dwc_port_info[] = {
1197         {
1198                 .flags          = ATA_FLAG_SATA | ATA_FLAG_NCQ,
1199                 .pio_mask       = ATA_PIO4,
1200                 .udma_mask      = ATA_UDMA6,
1201                 .port_ops       = &sata_dwc_ops,
1202         },
1203 };
1204
1205 static int sata_dwc_probe(struct platform_device *ofdev)
1206 {
1207         struct sata_dwc_device *hsdev;
1208         u32 idr, versionr;
1209         char *ver = (char *)&versionr;
1210         void __iomem *base;
1211         int err = 0;
1212         int irq;
1213         struct ata_host *host;
1214         struct ata_port_info pi = sata_dwc_port_info[0];
1215         const struct ata_port_info *ppi[] = { &pi, NULL };
1216         struct device_node *np = ofdev->dev.of_node;
1217         struct resource *res;
1218
1219         /* Allocate DWC SATA device */
1220         host = ata_host_alloc_pinfo(&ofdev->dev, ppi, SATA_DWC_MAX_PORTS);
1221         hsdev = devm_kzalloc(&ofdev->dev, sizeof(*hsdev), GFP_KERNEL);
1222         if (!host || !hsdev)
1223                 return -ENOMEM;
1224
1225         host->private_data = hsdev;
1226
1227         /* Ioremap SATA registers */
1228         res = platform_get_resource(ofdev, IORESOURCE_MEM, 0);
1229         base = devm_ioremap_resource(&ofdev->dev, res);
1230         if (IS_ERR(base)) {
1231                 dev_err(&ofdev->dev,
1232                         "ioremap failed for SATA register address\n");
1233                 return PTR_ERR(base);
1234         }
1235         dev_dbg(&ofdev->dev, "ioremap done for SATA register address\n");
1236
1237         /* Synopsys DWC SATA specific Registers */
1238         hsdev->sata_dwc_regs = base + SATA_DWC_REG_OFFSET;
1239         hsdev->dmadr = res->start + SATA_DWC_REG_OFFSET + offsetof(struct sata_dwc_regs, dmadr);
1240
1241         /* Setup port */
1242         host->ports[0]->ioaddr.cmd_addr = base;
1243         host->ports[0]->ioaddr.scr_addr = base + SATA_DWC_SCR_OFFSET;
1244         sata_dwc_setup_port(&host->ports[0]->ioaddr, base);
1245
1246         /* Read the ID and Version Registers */
1247         idr = sata_dwc_readl(&hsdev->sata_dwc_regs->idr);
1248         versionr = sata_dwc_readl(&hsdev->sata_dwc_regs->versionr);
1249         dev_notice(&ofdev->dev, "id %d, controller version %c.%c%c\n",
1250                    idr, ver[0], ver[1], ver[2]);
1251
1252         /* Save dev for later use in dev_xxx() routines */
1253         hsdev->dev = &ofdev->dev;
1254
1255         /* Enable SATA Interrupts */
1256         sata_dwc_enable_interrupts(hsdev);
1257
1258         /* Get SATA interrupt number */
1259         irq = irq_of_parse_and_map(np, 0);
1260         if (irq == NO_IRQ) {
1261                 dev_err(&ofdev->dev, "no SATA DMA irq\n");
1262                 err = -ENODEV;
1263                 goto error_out;
1264         }
1265
1266 #ifdef CONFIG_SATA_DWC_OLD_DMA
1267         if (!of_find_property(np, "dmas", NULL)) {
1268                 err = sata_dwc_dma_init_old(ofdev, hsdev);
1269                 if (err)
1270                         goto error_out;
1271         }
1272 #endif
1273
1274         hsdev->phy = devm_phy_optional_get(hsdev->dev, "sata-phy");
1275         if (IS_ERR(hsdev->phy)) {
1276                 err = PTR_ERR(hsdev->phy);
1277                 hsdev->phy = NULL;
1278                 goto error_out;
1279         }
1280
1281         err = phy_init(hsdev->phy);
1282         if (err)
1283                 goto error_out;
1284
1285         /*
1286          * Now, register with libATA core, this will also initiate the
1287          * device discovery process, invoking our port_start() handler &
1288          * error_handler() to execute a dummy Softreset EH session
1289          */
1290         err = ata_host_activate(host, irq, sata_dwc_isr, 0, &sata_dwc_sht);
1291         if (err)
1292                 dev_err(&ofdev->dev, "failed to activate host");
1293
1294         dev_set_drvdata(&ofdev->dev, host);
1295         return 0;
1296
1297 error_out:
1298         phy_exit(hsdev->phy);
1299         return err;
1300 }
1301
1302 static int sata_dwc_remove(struct platform_device *ofdev)
1303 {
1304         struct device *dev = &ofdev->dev;
1305         struct ata_host *host = dev_get_drvdata(dev);
1306         struct sata_dwc_device *hsdev = host->private_data;
1307
1308         ata_host_detach(host);
1309
1310         phy_exit(hsdev->phy);
1311
1312 #ifdef CONFIG_SATA_DWC_OLD_DMA
1313         /* Free SATA DMA resources */
1314         sata_dwc_dma_exit_old(hsdev);
1315 #endif
1316
1317         dev_dbg(&ofdev->dev, "done\n");
1318         return 0;
1319 }
1320
1321 static const struct of_device_id sata_dwc_match[] = {
1322         { .compatible = "amcc,sata-460ex", },
1323         {}
1324 };
1325 MODULE_DEVICE_TABLE(of, sata_dwc_match);
1326
1327 static struct platform_driver sata_dwc_driver = {
1328         .driver = {
1329                 .name = DRV_NAME,
1330                 .of_match_table = sata_dwc_match,
1331         },
1332         .probe = sata_dwc_probe,
1333         .remove = sata_dwc_remove,
1334 };
1335
1336 module_platform_driver(sata_dwc_driver);
1337
1338 MODULE_LICENSE("GPL");
1339 MODULE_AUTHOR("Mark Miesfeld <mmiesfeld@amcc.com>");
1340 MODULE_DESCRIPTION("DesignWare Cores SATA controller low level driver");
1341 MODULE_VERSION(DRV_VERSION);