drivers/gpu/drm/amd/amdgpu/amdgpu_drv.c

   1 /**
   2  * \file amdgpu_drv.c
   3  * AMD Amdgpu driver
   4  *
   5  * \author Gareth Hughes <gareth@valinux.com>
   6  */
   7
   8 /*
   9  * Copyright 2000 VA Linux Systems, Inc., Sunnyvale, California.
  10  * All Rights Reserved.
  11  *
  12  * Permission is hereby granted, free of charge, to any person obtaining a
  13  * copy of this software and associated documentation files (the "Software"),
  14  * to deal in the Software without restriction, including without limitation
  15  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
  16  * and/or sell copies of the Software, and to permit persons to whom the
  17  * Software is furnished to do so, subject to the following conditions:
  18  *
  19  * The above copyright notice and this permission notice (including the next
  20  * paragraph) shall be included in all copies or substantial portions of the
  21  * Software.
  22  *
  23  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  24  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  25  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
  26  * VA LINUX SYSTEMS AND/OR ITS SUPPLIERS BE LIABLE FOR ANY CLAIM, DAMAGES OR
  27  * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE,
  28  * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
  29  * OTHER DEALINGS IN THE SOFTWARE.
  30  */
  31
  32 #include <drm/drmP.h>
  33 #include <drm/amdgpu_drm.h>
  34 #include <drm/drm_gem.h>
  35 #include "amdgpu_drv.h"
  36
  37 #include <drm/drm_pciids.h>
  38 #include <linux/console.h>
  39 #include <linux/module.h>
  40 #include <linux/pm_runtime.h>
  41 #include <linux/vga_switcheroo.h>
  42 #include "drm_crtc_helper.h"
  43
  44 #include "amdgpu.h"
  45 #include "amdgpu_irq.h"
  46
  47 #include "amdgpu_amdkfd.h"
  48
  49 /*
  50  * KMS wrapper.
  51  * - 3.0.0 - initial driver
  52  * - 3.1.0 - allow reading more status registers (GRBM, SRBM, SDMA, CP)
  53  * - 3.2.0 - GFX8: Uses EOP_TC_WB_ACTION_EN, so UMDs don't have to do the same
  54  *           at the end of IBs.
  55  * - 3.3.0 - Add VM support for UVD on supported hardware.
  56  * - 3.4.0 - Add AMDGPU_INFO_NUM_EVICTIONS.
  57  * - 3.5.0 - Add support for new UVD_NO_OP register.
  58  * - 3.6.0 - kmd involves use CONTEXT_CONTROL in ring buffer.
  59  */
  60 #define KMS_DRIVER_MAJOR        3
  61 #define KMS_DRIVER_MINOR        6
  62 #define KMS_DRIVER_PATCHLEVEL   0
  63
  64 int amdgpu_vram_limit = 0;
  65 int amdgpu_gart_size = -1; /* auto */
  66 int amdgpu_moverate = -1; /* auto */
  67 int amdgpu_benchmarking = 0;
  68 int amdgpu_testing = 0;
  69 int amdgpu_audio = -1;
  70 int amdgpu_disp_priority = 0;
  71 int amdgpu_hw_i2c = 0;
  72 int amdgpu_pcie_gen2 = -1;
  73 int amdgpu_msi = -1;
  74 int amdgpu_lockup_timeout = 0;
  75 int amdgpu_dpm = -1;
  76 int amdgpu_smc_load_fw = 1;
  77 int amdgpu_aspm = -1;
  78 int amdgpu_runtime_pm = -1;
  79 unsigned amdgpu_ip_block_mask = 0xffffffff;
  80 int amdgpu_bapm = -1;
  81 int amdgpu_deep_color = 0;
  82 int amdgpu_vm_size = 64;
  83 int amdgpu_vm_block_size = -1;
  84 int amdgpu_vm_fault_stop = 0;
  85 int amdgpu_vm_debug = 0;
  86 int amdgpu_exp_hw_support = 0;
  87 int amdgpu_sched_jobs = 32;
  88 int amdgpu_sched_hw_submission = 2;
  89 int amdgpu_powerplay = -1;
  90 int amdgpu_powercontainment = 1;
  91 int amdgpu_sclk_deep_sleep_en = 1;
  92 unsigned amdgpu_pcie_gen_cap = 0;
  93 unsigned amdgpu_pcie_lane_cap = 0;
  94 unsigned amdgpu_cg_mask = 0xffffffff;
  95 unsigned amdgpu_pg_mask = 0xffffffff;
  96 char *amdgpu_disable_cu = NULL;
  97 char *amdgpu_virtual_display = NULL;
  98 unsigned amdgpu_pp_feature_mask = 0xffffffff;
  99
 100 MODULE_PARM_DESC(vramlimit, "Restrict VRAM for testing, in megabytes");
 101 module_param_named(vramlimit, amdgpu_vram_limit, int, 0600);
 102
 103 MODULE_PARM_DESC(gartsize, "Size of PCIE/IGP gart to setup in megabytes (32, 64, etc., -1 = auto)");
 104 module_param_named(gartsize, amdgpu_gart_size, int, 0600);
 105
 106 MODULE_PARM_DESC(moverate, "Maximum buffer migration rate in MB/s. (32, 64, etc., -1=auto, 0=1=disabled)");
 107 module_param_named(moverate, amdgpu_moverate, int, 0600);
 108
 109 MODULE_PARM_DESC(benchmark, "Run benchmark");
 110 module_param_named(benchmark, amdgpu_benchmarking, int, 0444);
 111
 112 MODULE_PARM_DESC(test, "Run tests");
 113 module_param_named(test, amdgpu_testing, int, 0444);
 114
 115 MODULE_PARM_DESC(audio, "Audio enable (-1 = auto, 0 = disable, 1 = enable)");
 116 module_param_named(audio, amdgpu_audio, int, 0444);
 117
 118 MODULE_PARM_DESC(disp_priority, "Display Priority (0 = auto, 1 = normal, 2 = high)");
 119 module_param_named(disp_priority, amdgpu_disp_priority, int, 0444);
 120
 121 MODULE_PARM_DESC(hw_i2c, "hw i2c engine enable (0 = disable)");
 122 module_param_named(hw_i2c, amdgpu_hw_i2c, int, 0444);
 123
 124 MODULE_PARM_DESC(pcie_gen2, "PCIE Gen2 mode (-1 = auto, 0 = disable, 1 = enable)");
 125 module_param_named(pcie_gen2, amdgpu_pcie_gen2, int, 0444);
 126
 127 MODULE_PARM_DESC(msi, "MSI support (1 = enable, 0 = disable, -1 = auto)");
 128 module_param_named(msi, amdgpu_msi, int, 0444);
 129
 130 MODULE_PARM_DESC(lockup_timeout, "GPU lockup timeout in ms (default 0 = disable)");
 131 module_param_named(lockup_timeout, amdgpu_lockup_timeout, int, 0444);
 132
 133 MODULE_PARM_DESC(dpm, "DPM support (1 = enable, 0 = disable, -1 = auto)");
 134 module_param_named(dpm, amdgpu_dpm, int, 0444);
 135
 136 MODULE_PARM_DESC(smc_load_fw, "SMC firmware loading(1 = enable, 0 = disable)");
 137 module_param_named(smc_load_fw, amdgpu_smc_load_fw, int, 0444);
 138
 139 MODULE_PARM_DESC(aspm, "ASPM support (1 = enable, 0 = disable, -1 = auto)");
 140 module_param_named(aspm, amdgpu_aspm, int, 0444);
 141
 142 MODULE_PARM_DESC(runpm, "PX runtime pm (1 = force enable, 0 = disable, -1 = PX only default)");
 143 module_param_named(runpm, amdgpu_runtime_pm, int, 0444);
 144
 145 MODULE_PARM_DESC(ip_block_mask, "IP Block Mask (all blocks enabled (default))");
 146 module_param_named(ip_block_mask, amdgpu_ip_block_mask, uint, 0444);
 147
 148 MODULE_PARM_DESC(bapm, "BAPM support (1 = enable, 0 = disable, -1 = auto)");
 149 module_param_named(bapm, amdgpu_bapm, int, 0444);
 150
 151 MODULE_PARM_DESC(deep_color, "Deep Color support (1 = enable, 0 = disable (default))");
 152 module_param_named(deep_color, amdgpu_deep_color, int, 0444);
 153
 154 MODULE_PARM_DESC(vm_size, "VM address space size in gigabytes (default 64GB)");
 155 module_param_named(vm_size, amdgpu_vm_size, int, 0444);
 156
 157 MODULE_PARM_DESC(vm_block_size, "VM page table size in bits (default depending on vm_size)");
 158 module_param_named(vm_block_size, amdgpu_vm_block_size, int, 0444);
 159
 160 MODULE_PARM_DESC(vm_fault_stop, "Stop on VM fault (0 = never (default), 1 = print first, 2 = always)");
 161 module_param_named(vm_fault_stop, amdgpu_vm_fault_stop, int, 0444);
 162
 163 MODULE_PARM_DESC(vm_debug, "Debug VM handling (0 = disabled (default), 1 = enabled)");
 164 module_param_named(vm_debug, amdgpu_vm_debug, int, 0644);
 165
 166 MODULE_PARM_DESC(exp_hw_support, "experimental hw support (1 = enable, 0 = disable (default))");
 167 module_param_named(exp_hw_support, amdgpu_exp_hw_support, int, 0444);
 168
 169 MODULE_PARM_DESC(sched_jobs, "the max number of jobs supported in the sw queue (default 32)");
 170 module_param_named(sched_jobs, amdgpu_sched_jobs, int, 0444);
 171
 172 MODULE_PARM_DESC(sched_hw_submission, "the max number of HW submissions (default 2)");
 173 module_param_named(sched_hw_submission, amdgpu_sched_hw_submission, int, 0444);
 174
 175 #ifdef CONFIG_DRM_AMD_POWERPLAY
 176 MODULE_PARM_DESC(powerplay, "Powerplay component (1 = enable, 0 = disable, -1 = auto (default))");
 177 module_param_named(powerplay, amdgpu_powerplay, int, 0444);
 178
 179 MODULE_PARM_DESC(powercontainment, "Power Containment (1 = enable (default), 0 = disable)");
 180 module_param_named(powercontainment, amdgpu_powercontainment, int, 0444);
 181
 182 MODULE_PARM_DESC(ppfeaturemask, "all power features enabled (default))");
 183 module_param_named(ppfeaturemask, amdgpu_pp_feature_mask, int, 0444);
 184 #endif
 185
 186 MODULE_PARM_DESC(sclkdeepsleep, "SCLK Deep Sleep (1 = enable (default), 0 = disable)");
 187 module_param_named(sclkdeepsleep, amdgpu_sclk_deep_sleep_en, int, 0444);
 188
 189 MODULE_PARM_DESC(pcie_gen_cap, "PCIE Gen Caps (0: autodetect (default))");
 190 module_param_named(pcie_gen_cap, amdgpu_pcie_gen_cap, uint, 0444);
 191
 192 MODULE_PARM_DESC(pcie_lane_cap, "PCIE Lane Caps (0: autodetect (default))");
 193 module_param_named(pcie_lane_cap, amdgpu_pcie_lane_cap, uint, 0444);
 194
 195 MODULE_PARM_DESC(cg_mask, "Clockgating flags mask (0 = disable clock gating)");
 196 module_param_named(cg_mask, amdgpu_cg_mask, uint, 0444);
 197
 198 MODULE_PARM_DESC(pg_mask, "Powergating flags mask (0 = disable power gating)");
 199 module_param_named(pg_mask, amdgpu_pg_mask, uint, 0444);
 200
 201 MODULE_PARM_DESC(disable_cu, "Disable CUs (se.sh.cu,...)");
 202 module_param_named(disable_cu, amdgpu_disable_cu, charp, 0444);
 203
 204 MODULE_PARM_DESC(virtual_display, "Enable virtual display feature (the virtual_display will be set like xxxx:xx:xx.x;xxxx:xx:xx.x)");
 205 module_param_named(virtual_display, amdgpu_virtual_display, charp, 0444);
 206
 207 static const struct pci_device_id pciidlist[] = {
 208 #ifdef  CONFIG_DRM_AMDGPU_SI
 209         {0x1002, 0x6780, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_TAHITI},
 210         {0x1002, 0x6784, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_TAHITI},
 211         {0x1002, 0x6788, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_TAHITI},
 212         {0x1002, 0x678A, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_TAHITI},
 213         {0x1002, 0x6790, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_TAHITI},
 214         {0x1002, 0x6791, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_TAHITI},
 215         {0x1002, 0x6792, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_TAHITI},
 216         {0x1002, 0x6798, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_TAHITI},
 217         {0x1002, 0x6799, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_TAHITI},
 218         {0x1002, 0x679A, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_TAHITI},
 219         {0x1002, 0x679B, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_TAHITI},
 220         {0x1002, 0x679E, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_TAHITI},
 221         {0x1002, 0x679F, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_TAHITI},
 222         {0x1002, 0x6800, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_PITCAIRN|AMD_IS_MOBILITY},
 223         {0x1002, 0x6801, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_PITCAIRN|AMD_IS_MOBILITY},
 224         {0x1002, 0x6802, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_PITCAIRN|AMD_IS_MOBILITY},
 225         {0x1002, 0x6806, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_PITCAIRN},
 226         {0x1002, 0x6808, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_PITCAIRN},
 227         {0x1002, 0x6809, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_PITCAIRN},
 228         {0x1002, 0x6810, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_PITCAIRN},
 229         {0x1002, 0x6811, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_PITCAIRN},
 230         {0x1002, 0x6816, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_PITCAIRN},
 231         {0x1002, 0x6817, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_PITCAIRN},
 232         {0x1002, 0x6818, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_PITCAIRN},
 233         {0x1002, 0x6819, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_PITCAIRN},
 234         {0x1002, 0x6600, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_OLAND|AMD_IS_MOBILITY},
 235         {0x1002, 0x6601, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_OLAND|AMD_IS_MOBILITY},
 236         {0x1002, 0x6602, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_OLAND|AMD_IS_MOBILITY},
 237         {0x1002, 0x6603, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_OLAND|AMD_IS_MOBILITY},
 238         {0x1002, 0x6604, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_OLAND|AMD_IS_MOBILITY},
 239         {0x1002, 0x6605, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_OLAND|AMD_IS_MOBILITY},
 240         {0x1002, 0x6606, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_OLAND|AMD_IS_MOBILITY},
 241         {0x1002, 0x6607, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_OLAND|AMD_IS_MOBILITY},
 242         {0x1002, 0x6608, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_OLAND},
 243         {0x1002, 0x6610, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_OLAND},
 244         {0x1002, 0x6611, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_OLAND},
 245         {0x1002, 0x6613, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_OLAND},
 246         {0x1002, 0x6617, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_OLAND|AMD_IS_MOBILITY},
 247         {0x1002, 0x6620, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_OLAND|AMD_IS_MOBILITY},
 248         {0x1002, 0x6621, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_OLAND|AMD_IS_MOBILITY},
 249         {0x1002, 0x6623, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_OLAND|AMD_IS_MOBILITY},
 250         {0x1002, 0x6631, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_OLAND},
 251         {0x1002, 0x6820, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_VERDE|AMD_IS_MOBILITY},
 252         {0x1002, 0x6821, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_VERDE|AMD_IS_MOBILITY},
 253         {0x1002, 0x6822, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_VERDE|AMD_IS_MOBILITY},
 254         {0x1002, 0x6823, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_VERDE|AMD_IS_MOBILITY},
 255         {0x1002, 0x6824, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_VERDE|AMD_IS_MOBILITY},
 256         {0x1002, 0x6825, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_VERDE|AMD_IS_MOBILITY},
 257         {0x1002, 0x6826, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_VERDE|AMD_IS_MOBILITY},
 258         {0x1002, 0x6827, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_VERDE|AMD_IS_MOBILITY},
 259         {0x1002, 0x6828, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_VERDE},
 260         {0x1002, 0x6829, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_VERDE},
 261         {0x1002, 0x682A, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_VERDE|AMD_IS_MOBILITY},
 262         {0x1002, 0x682B, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_VERDE|AMD_IS_MOBILITY},
 263         {0x1002, 0x682C, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_VERDE},
 264         {0x1002, 0x682D, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_VERDE|AMD_IS_MOBILITY},
 265         {0x1002, 0x682F, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_VERDE|AMD_IS_MOBILITY},
 266         {0x1002, 0x6830, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_VERDE|AMD_IS_MOBILITY},
 267         {0x1002, 0x6831, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_VERDE|AMD_IS_MOBILITY},
 268         {0x1002, 0x6835, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_VERDE},
 269         {0x1002, 0x6837, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_VERDE},
 270         {0x1002, 0x6838, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_VERDE},
 271         {0x1002, 0x6839, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_VERDE},
 272         {0x1002, 0x683B, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_VERDE},
 273         {0x1002, 0x683D, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_VERDE},
 274         {0x1002, 0x683F, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_VERDE},
 275         {0x1002, 0x6660, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_HAINAN|AMD_IS_MOBILITY},
 276         {0x1002, 0x6663, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_HAINAN|AMD_IS_MOBILITY},
 277         {0x1002, 0x6664, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_HAINAN|AMD_IS_MOBILITY},
 278         {0x1002, 0x6665, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_HAINAN|AMD_IS_MOBILITY},
 279         {0x1002, 0x6667, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_HAINAN|AMD_IS_MOBILITY},
 280         {0x1002, 0x666F, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_HAINAN|AMD_IS_MOBILITY},
 281 #endif
 282 #ifdef CONFIG_DRM_AMDGPU_CIK
 283         /* Kaveri */
 284         {0x1002, 0x1304, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KAVERI|AMD_IS_MOBILITY|AMD_IS_APU},
 285         {0x1002, 0x1305, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KAVERI|AMD_IS_APU},
 286         {0x1002, 0x1306, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KAVERI|AMD_IS_MOBILITY|AMD_IS_APU},
 287         {0x1002, 0x1307, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KAVERI|AMD_IS_APU},
 288         {0x1002, 0x1309, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KAVERI|AMD_IS_MOBILITY|AMD_IS_APU},
 289         {0x1002, 0x130A, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KAVERI|AMD_IS_MOBILITY|AMD_IS_APU},
 290         {0x1002, 0x130B, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KAVERI|AMD_IS_MOBILITY|AMD_IS_APU},
 291         {0x1002, 0x130C, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KAVERI|AMD_IS_MOBILITY|AMD_IS_APU},
 292         {0x1002, 0x130D, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KAVERI|AMD_IS_MOBILITY|AMD_IS_APU},
 293         {0x1002, 0x130E, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KAVERI|AMD_IS_MOBILITY|AMD_IS_APU},
 294         {0x1002, 0x130F, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KAVERI|AMD_IS_APU},
 295         {0x1002, 0x1310, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KAVERI|AMD_IS_APU},
 296         {0x1002, 0x1311, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KAVERI|AMD_IS_APU},
 297         {0x1002, 0x1312, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KAVERI|AMD_IS_APU},
 298         {0x1002, 0x1313, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KAVERI|AMD_IS_APU},
 299         {0x1002, 0x1315, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KAVERI|AMD_IS_APU},
 300         {0x1002, 0x1316, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KAVERI|AMD_IS_APU},
 301         {0x1002, 0x1317, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KAVERI|AMD_IS_MOBILITY|AMD_IS_APU},
 302         {0x1002, 0x1318, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KAVERI|AMD_IS_MOBILITY|AMD_IS_APU},
 303         {0x1002, 0x131B, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KAVERI|AMD_IS_APU},
 304         {0x1002, 0x131C, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KAVERI|AMD_IS_APU},
 305         {0x1002, 0x131D, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KAVERI|AMD_IS_APU},
 306         /* Bonaire */
 307         {0x1002, 0x6640, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_BONAIRE|AMD_IS_MOBILITY},
 308         {0x1002, 0x6641, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_BONAIRE|AMD_IS_MOBILITY},
 309         {0x1002, 0x6646, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_BONAIRE|AMD_IS_MOBILITY},
 310         {0x1002, 0x6647, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_BONAIRE|AMD_IS_MOBILITY},
 311         {0x1002, 0x6649, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_BONAIRE},
 312         {0x1002, 0x6650, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_BONAIRE},
 313         {0x1002, 0x6651, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_BONAIRE},
 314         {0x1002, 0x6658, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_BONAIRE},
 315         {0x1002, 0x665c, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_BONAIRE},
 316         {0x1002, 0x665d, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_BONAIRE},
 317         {0x1002, 0x665f, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_BONAIRE},
 318         /* Hawaii */
 319         {0x1002, 0x67A0, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_HAWAII},
 320         {0x1002, 0x67A1, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_HAWAII},
 321         {0x1002, 0x67A2, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_HAWAII},
 322         {0x1002, 0x67A8, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_HAWAII},
 323         {0x1002, 0x67A9, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_HAWAII},
 324         {0x1002, 0x67AA, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_HAWAII},
 325         {0x1002, 0x67B0, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_HAWAII},
 326         {0x1002, 0x67B1, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_HAWAII},
 327         {0x1002, 0x67B8, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_HAWAII},
 328         {0x1002, 0x67B9, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_HAWAII},
 329         {0x1002, 0x67BA, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_HAWAII},
 330         {0x1002, 0x67BE, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_HAWAII},
 331         /* Kabini */
 332         {0x1002, 0x9830, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KABINI|AMD_IS_MOBILITY|AMD_IS_APU},
 333         {0x1002, 0x9831, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KABINI|AMD_IS_APU},
 334         {0x1002, 0x9832, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KABINI|AMD_IS_MOBILITY|AMD_IS_APU},
 335         {0x1002, 0x9833, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KABINI|AMD_IS_APU},
 336         {0x1002, 0x9834, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KABINI|AMD_IS_MOBILITY|AMD_IS_APU},
 337         {0x1002, 0x9835, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KABINI|AMD_IS_APU},
 338         {0x1002, 0x9836, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KABINI|AMD_IS_MOBILITY|AMD_IS_APU},
 339         {0x1002, 0x9837, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KABINI|AMD_IS_APU},
 340         {0x1002, 0x9838, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KABINI|AMD_IS_MOBILITY|AMD_IS_APU},
 341         {0x1002, 0x9839, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KABINI|AMD_IS_MOBILITY|AMD_IS_APU},
 342         {0x1002, 0x983a, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KABINI|AMD_IS_APU},
 343         {0x1002, 0x983b, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KABINI|AMD_IS_MOBILITY|AMD_IS_APU},
 344         {0x1002, 0x983c, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KABINI|AMD_IS_APU},
 345         {0x1002, 0x983d, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KABINI|AMD_IS_APU},
 346         {0x1002, 0x983e, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KABINI|AMD_IS_APU},
 347         {0x1002, 0x983f, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KABINI|AMD_IS_APU},
 348         /* mullins */
 349         {0x1002, 0x9850, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_MULLINS|AMD_IS_MOBILITY|AMD_IS_APU},
 350         {0x1002, 0x9851, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_MULLINS|AMD_IS_MOBILITY|AMD_IS_APU},
 351         {0x1002, 0x9852, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_MULLINS|AMD_IS_MOBILITY|AMD_IS_APU},
 352         {0x1002, 0x9853, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_MULLINS|AMD_IS_MOBILITY|AMD_IS_APU},
 353         {0x1002, 0x9854, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_MULLINS|AMD_IS_MOBILITY|AMD_IS_APU},
 354         {0x1002, 0x9855, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_MULLINS|AMD_IS_MOBILITY|AMD_IS_APU},
 355         {0x1002, 0x9856, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_MULLINS|AMD_IS_MOBILITY|AMD_IS_APU},
 356         {0x1002, 0x9857, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_MULLINS|AMD_IS_MOBILITY|AMD_IS_APU},
 357         {0x1002, 0x9858, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_MULLINS|AMD_IS_MOBILITY|AMD_IS_APU},
 358         {0x1002, 0x9859, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_MULLINS|AMD_IS_MOBILITY|AMD_IS_APU},
 359         {0x1002, 0x985A, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_MULLINS|AMD_IS_MOBILITY|AMD_IS_APU},
 360         {0x1002, 0x985B, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_MULLINS|AMD_IS_MOBILITY|AMD_IS_APU},
 361         {0x1002, 0x985C, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_MULLINS|AMD_IS_MOBILITY|AMD_IS_APU},
 362         {0x1002, 0x985D, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_MULLINS|AMD_IS_MOBILITY|AMD_IS_APU},
 363         {0x1002, 0x985E, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_MULLINS|AMD_IS_MOBILITY|AMD_IS_APU},
 364         {0x1002, 0x985F, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_MULLINS|AMD_IS_MOBILITY|AMD_IS_APU},
 365 #endif
 366         /* topaz */
 367         {0x1002, 0x6900, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_TOPAZ},
 368         {0x1002, 0x6901, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_TOPAZ},
 369         {0x1002, 0x6902, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_TOPAZ},
 370         {0x1002, 0x6903, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_TOPAZ},
 371         {0x1002, 0x6907, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_TOPAZ},
 372         /* tonga */
 373         {0x1002, 0x6920, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_TONGA},
 374         {0x1002, 0x6921, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_TONGA},
 375         {0x1002, 0x6928, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_TONGA},
 376         {0x1002, 0x6929, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_TONGA},
 377         {0x1002, 0x692B, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_TONGA},
 378         {0x1002, 0x692F, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_TONGA},
 379         {0x1002, 0x6930, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_TONGA},
 380         {0x1002, 0x6938, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_TONGA},
 381         {0x1002, 0x6939, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_TONGA},
 382         /* fiji */
 383         {0x1002, 0x7300, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_FIJI},
 384         /* carrizo */
 385         {0x1002, 0x9870, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_CARRIZO|AMD_IS_APU},
 386         {0x1002, 0x9874, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_CARRIZO|AMD_IS_APU},
 387         {0x1002, 0x9875, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_CARRIZO|AMD_IS_APU},
 388         {0x1002, 0x9876, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_CARRIZO|AMD_IS_APU},
 389         {0x1002, 0x9877, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_CARRIZO|AMD_IS_APU},
 390         /* stoney */
 391         {0x1002, 0x98E4, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_STONEY|AMD_IS_APU},
 392         /* Polaris11 */
 393         {0x1002, 0x67E0, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_POLARIS11},
 394         {0x1002, 0x67E3, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_POLARIS11},
 395         {0x1002, 0x67E8, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_POLARIS11},
 396         {0x1002, 0x67EB, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_POLARIS11},
 397         {0x1002, 0x67EF, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_POLARIS11},
 398         {0x1002, 0x67FF, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_POLARIS11},
 399         {0x1002, 0x67E1, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_POLARIS11},
 400         {0x1002, 0x67E7, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_POLARIS11},
 401         {0x1002, 0x67E9, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_POLARIS11},
 402         /* Polaris10 */
 403         {0x1002, 0x67C0, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_POLARIS10},
 404         {0x1002, 0x67C1, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_POLARIS10},
 405         {0x1002, 0x67C2, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_POLARIS10},
 406         {0x1002, 0x67C4, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_POLARIS10},
 407         {0x1002, 0x67C7, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_POLARIS10},
 408         {0x1002, 0x67DF, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_POLARIS10},
 409         {0x1002, 0x67C8, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_POLARIS10},
 410         {0x1002, 0x67C9, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_POLARIS10},
 411         {0x1002, 0x67CA, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_POLARIS10},
 412         {0x1002, 0x67CC, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_POLARIS10},
 413         {0x1002, 0x67CF, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_POLARIS10},
 414
 415         {0, 0, 0}
 416 };
 417
 418 MODULE_DEVICE_TABLE(pci, pciidlist);
 419
 420 static struct drm_driver kms_driver;
 421
 422 static int amdgpu_kick_out_firmware_fb(struct pci_dev *pdev)
 423 {
 424         struct apertures_struct *ap;
 425         bool primary = false;
 426
 427         ap = alloc_apertures(1);
 428         if (!ap)
 429                 return -ENOMEM;
 430
 431         ap->ranges[0].base = pci_resource_start(pdev, 0);
 432         ap->ranges[0].size = pci_resource_len(pdev, 0);
 433
 434 #ifdef CONFIG_X86
 435         primary = pdev->resource[PCI_ROM_RESOURCE].flags & IORESOURCE_ROM_SHADOW;
 436 #endif
 437         drm_fb_helper_remove_conflicting_framebuffers(ap, "amdgpudrmfb", primary);
 438         kfree(ap);
 439
 440         return 0;
 441 }
 442
 443 static int amdgpu_pci_probe(struct pci_dev *pdev,
 444                             const struct pci_device_id *ent)
 445 {
 446         unsigned long flags = ent->driver_data;
 447         int ret;
 448
 449         if ((flags & AMD_EXP_HW_SUPPORT) && !amdgpu_exp_hw_support) {
 450                 DRM_INFO("This hardware requires experimental hardware support.\n"
 451                          "See modparam exp_hw_support\n");
 452                 return -ENODEV;
 453         }
 454
 455         /*
 456          * Initialize amdkfd before starting radeon. If it was not loaded yet,
 457          * defer radeon probing
 458          */
 459         ret = amdgpu_amdkfd_init();
 460         if (ret == -EPROBE_DEFER)
 461                 return ret;
 462
 463         /* Get rid of things like offb */
 464         ret = amdgpu_kick_out_firmware_fb(pdev);
 465         if (ret)
 466                 return ret;
 467
 468         return drm_get_pci_dev(pdev, ent, &kms_driver);
 469 }
 470
 471 static void
 472 amdgpu_pci_remove(struct pci_dev *pdev)
 473 {
 474         struct drm_device *dev = pci_get_drvdata(pdev);
 475
 476         drm_put_dev(dev);
 477 }
 478
 479 static void
 480 amdgpu_pci_shutdown(struct pci_dev *pdev)
 481 {
 482         struct drm_device *dev = pci_get_drvdata(pdev);
 483         struct amdgpu_device *adev = dev->dev_private;
 484
 485         /* if we are running in a VM, make sure the device
 486          * torn down properly on reboot/shutdown
 487          */
 488         if (adev->virtualization.is_virtual)
 489                 amdgpu_pci_remove(pdev);
 490 }
 491
 492 static int amdgpu_pmops_suspend(struct device *dev)
 493 {
 494         struct pci_dev *pdev = to_pci_dev(dev);
 495
 496         struct drm_device *drm_dev = pci_get_drvdata(pdev);
 497         return amdgpu_device_suspend(drm_dev, true, true);
 498 }
 499
 500 static int amdgpu_pmops_resume(struct device *dev)
 501 {
 502         struct pci_dev *pdev = to_pci_dev(dev);
 503         struct drm_device *drm_dev = pci_get_drvdata(pdev);
 504
 505         /* GPU comes up enabled by the bios on resume */
 506         if (amdgpu_device_is_px(drm_dev)) {
 507                 pm_runtime_disable(dev);
 508                 pm_runtime_set_active(dev);
 509                 pm_runtime_enable(dev);
 510         }
 511
 512         return amdgpu_device_resume(drm_dev, true, true);
 513 }
 514
 515 static int amdgpu_pmops_freeze(struct device *dev)
 516 {
 517         struct pci_dev *pdev = to_pci_dev(dev);
 518
 519         struct drm_device *drm_dev = pci_get_drvdata(pdev);
 520         return amdgpu_device_suspend(drm_dev, false, true);
 521 }
 522
 523 static int amdgpu_pmops_thaw(struct device *dev)
 524 {
 525         struct pci_dev *pdev = to_pci_dev(dev);
 526
 527         struct drm_device *drm_dev = pci_get_drvdata(pdev);
 528         return amdgpu_device_resume(drm_dev, false, true);
 529 }
 530
 531 static int amdgpu_pmops_poweroff(struct device *dev)
 532 {
 533         struct pci_dev *pdev = to_pci_dev(dev);
 534
 535         struct drm_device *drm_dev = pci_get_drvdata(pdev);
 536         return amdgpu_device_suspend(drm_dev, true, true);
 537 }
 538
 539 static int amdgpu_pmops_restore(struct device *dev)
 540 {
 541         struct pci_dev *pdev = to_pci_dev(dev);
 542
 543         struct drm_device *drm_dev = pci_get_drvdata(pdev);
 544         return amdgpu_device_resume(drm_dev, false, true);
 545 }
 546
 547 static int amdgpu_pmops_runtime_suspend(struct device *dev)
 548 {
 549         struct pci_dev *pdev = to_pci_dev(dev);
 550         struct drm_device *drm_dev = pci_get_drvdata(pdev);
 551         int ret;
 552
 553         if (!amdgpu_device_is_px(drm_dev)) {
 554                 pm_runtime_forbid(dev);
 555                 return -EBUSY;
 556         }
 557
 558         drm_dev->switch_power_state = DRM_SWITCH_POWER_CHANGING;
 559         drm_kms_helper_poll_disable(drm_dev);
 560         vga_switcheroo_set_dynamic_switch(pdev, VGA_SWITCHEROO_OFF);
 561
 562         ret = amdgpu_device_suspend(drm_dev, false, false);
 563         pci_save_state(pdev);
 564         pci_disable_device(pdev);
 565         pci_ignore_hotplug(pdev);
 566         if (amdgpu_is_atpx_hybrid())
 567                 pci_set_power_state(pdev, PCI_D3cold);
 568         else if (!amdgpu_has_atpx_dgpu_power_cntl())
 569                 pci_set_power_state(pdev, PCI_D3hot);
 570         drm_dev->switch_power_state = DRM_SWITCH_POWER_DYNAMIC_OFF;
 571
 572         return 0;
 573 }
 574
 575 static int amdgpu_pmops_runtime_resume(struct device *dev)
 576 {
 577         struct pci_dev *pdev = to_pci_dev(dev);
 578         struct drm_device *drm_dev = pci_get_drvdata(pdev);
 579         int ret;
 580
 581         if (!amdgpu_device_is_px(drm_dev))
 582                 return -EINVAL;
 583
 584         drm_dev->switch_power_state = DRM_SWITCH_POWER_CHANGING;
 585
 586         if (amdgpu_is_atpx_hybrid() ||
 587             !amdgpu_has_atpx_dgpu_power_cntl())
 588                 pci_set_power_state(pdev, PCI_D0);
 589         pci_restore_state(pdev);
 590         ret = pci_enable_device(pdev);
 591         if (ret)
 592                 return ret;
 593         pci_set_master(pdev);
 594
 595         ret = amdgpu_device_resume(drm_dev, false, false);
 596         drm_kms_helper_poll_enable(drm_dev);
 597         vga_switcheroo_set_dynamic_switch(pdev, VGA_SWITCHEROO_ON);
 598         drm_dev->switch_power_state = DRM_SWITCH_POWER_ON;
 599         return 0;
 600 }
 601
 602 static int amdgpu_pmops_runtime_idle(struct device *dev)
 603 {
 604         struct pci_dev *pdev = to_pci_dev(dev);
 605         struct drm_device *drm_dev = pci_get_drvdata(pdev);
 606         struct drm_crtc *crtc;
 607
 608         if (!amdgpu_device_is_px(drm_dev)) {
 609                 pm_runtime_forbid(dev);
 610                 return -EBUSY;
 611         }
 612
 613         list_for_each_entry(crtc, &drm_dev->mode_config.crtc_list, head) {
 614                 if (crtc->enabled) {
 615                         DRM_DEBUG_DRIVER("failing to power off - crtc active\n");
 616                         return -EBUSY;
 617                 }
 618         }
 619
 620         pm_runtime_mark_last_busy(dev);
 621         pm_runtime_autosuspend(dev);
 622         /* we don't want the main rpm_idle to call suspend - we want to autosuspend */
 623         return 1;
 624 }
 625
 626 long amdgpu_drm_ioctl(struct file *filp,
 627                       unsigned int cmd, unsigned long arg)
 628 {
 629         struct drm_file *file_priv = filp->private_data;
 630         struct drm_device *dev;
 631         long ret;
 632         dev = file_priv->minor->dev;
 633         ret = pm_runtime_get_sync(dev->dev);
 634         if (ret < 0)
 635                 return ret;
 636
 637         ret = drm_ioctl(filp, cmd, arg);
 638
 639         pm_runtime_mark_last_busy(dev->dev);
 640         pm_runtime_put_autosuspend(dev->dev);
 641         return ret;
 642 }
 643
 644 static const struct dev_pm_ops amdgpu_pm_ops = {
 645         .suspend = amdgpu_pmops_suspend,
 646         .resume = amdgpu_pmops_resume,
 647         .freeze = amdgpu_pmops_freeze,
 648         .thaw = amdgpu_pmops_thaw,
 649         .poweroff = amdgpu_pmops_poweroff,
 650         .restore = amdgpu_pmops_restore,
 651         .runtime_suspend = amdgpu_pmops_runtime_suspend,
 652         .runtime_resume = amdgpu_pmops_runtime_resume,
 653         .runtime_idle = amdgpu_pmops_runtime_idle,
 654 };
 655
 656 static const struct file_operations amdgpu_driver_kms_fops = {
 657         .owner = THIS_MODULE,
 658         .open = drm_open,
 659         .release = drm_release,
 660         .unlocked_ioctl = amdgpu_drm_ioctl,
 661         .mmap = amdgpu_mmap,
 662         .poll = drm_poll,
 663         .read = drm_read,
 664 #ifdef CONFIG_COMPAT
 665         .compat_ioctl = amdgpu_kms_compat_ioctl,
 666 #endif
 667 };
 668
 669 static struct drm_driver kms_driver = {
 670         .driver_features =
 671             DRIVER_USE_AGP |
 672             DRIVER_HAVE_IRQ | DRIVER_IRQ_SHARED | DRIVER_GEM |
 673             DRIVER_PRIME | DRIVER_RENDER | DRIVER_MODESET,
 674         .dev_priv_size = 0,
 675         .load = amdgpu_driver_load_kms,
 676         .open = amdgpu_driver_open_kms,
 677         .preclose = amdgpu_driver_preclose_kms,
 678         .postclose = amdgpu_driver_postclose_kms,
 679         .lastclose = amdgpu_driver_lastclose_kms,
 680         .set_busid = drm_pci_set_busid,
 681         .unload = amdgpu_driver_unload_kms,
 682         .get_vblank_counter = amdgpu_get_vblank_counter_kms,
 683         .enable_vblank = amdgpu_enable_vblank_kms,
 684         .disable_vblank = amdgpu_disable_vblank_kms,
 685         .get_vblank_timestamp = amdgpu_get_vblank_timestamp_kms,
 686         .get_scanout_position = amdgpu_get_crtc_scanoutpos,
 687 #if defined(CONFIG_DEBUG_FS)
 688         .debugfs_init = amdgpu_debugfs_init,
 689         .debugfs_cleanup = amdgpu_debugfs_cleanup,
 690 #endif
 691         .irq_preinstall = amdgpu_irq_preinstall,
 692         .irq_postinstall = amdgpu_irq_postinstall,
 693         .irq_uninstall = amdgpu_irq_uninstall,
 694         .irq_handler = amdgpu_irq_handler,
 695         .ioctls = amdgpu_ioctls_kms,
 696         .gem_free_object_unlocked = amdgpu_gem_object_free,
 697         .gem_open_object = amdgpu_gem_object_open,
 698         .gem_close_object = amdgpu_gem_object_close,
 699         .dumb_create = amdgpu_mode_dumb_create,
 700         .dumb_map_offset = amdgpu_mode_dumb_mmap,
 701         .dumb_destroy = drm_gem_dumb_destroy,
 702         .fops = &amdgpu_driver_kms_fops,
 703
 704         .prime_handle_to_fd = drm_gem_prime_handle_to_fd,
 705         .prime_fd_to_handle = drm_gem_prime_fd_to_handle,
 706         .gem_prime_export = amdgpu_gem_prime_export,
 707         .gem_prime_import = drm_gem_prime_import,
 708         .gem_prime_pin = amdgpu_gem_prime_pin,
 709         .gem_prime_unpin = amdgpu_gem_prime_unpin,
 710         .gem_prime_res_obj = amdgpu_gem_prime_res_obj,
 711         .gem_prime_get_sg_table = amdgpu_gem_prime_get_sg_table,
 712         .gem_prime_import_sg_table = amdgpu_gem_prime_import_sg_table,
 713         .gem_prime_vmap = amdgpu_gem_prime_vmap,
 714         .gem_prime_vunmap = amdgpu_gem_prime_vunmap,
 715
 716         .name = DRIVER_NAME,
 717         .desc = DRIVER_DESC,
 718         .date = DRIVER_DATE,
 719         .major = KMS_DRIVER_MAJOR,
 720         .minor = KMS_DRIVER_MINOR,
 721         .patchlevel = KMS_DRIVER_PATCHLEVEL,
 722 };
 723
 724 static struct drm_driver *driver;
 725 static struct pci_driver *pdriver;
 726
 727 static struct pci_driver amdgpu_kms_pci_driver = {
 728         .name = DRIVER_NAME,
 729         .id_table = pciidlist,
 730         .probe = amdgpu_pci_probe,
 731         .remove = amdgpu_pci_remove,
 732         .shutdown = amdgpu_pci_shutdown,
 733         .driver.pm = &amdgpu_pm_ops,
 734 };
 735
 736
 737
 738 static int __init amdgpu_init(void)
 739 {
 740         amdgpu_sync_init();
 741         amdgpu_fence_slab_init();
 742         if (vgacon_text_force()) {
 743                 DRM_ERROR("VGACON disables amdgpu kernel modesetting.\n");
 744                 return -EINVAL;
 745         }
 746         DRM_INFO("amdgpu kernel modesetting enabled.\n");
 747         driver = &kms_driver;
 748         pdriver = &amdgpu_kms_pci_driver;
 749         driver->num_ioctls = amdgpu_max_kms_ioctl;
 750         amdgpu_register_atpx_handler();
 751         /* let modprobe override vga console setting */
 752         return drm_pci_init(driver, pdriver);
 753 }
 754
 755 static void __exit amdgpu_exit(void)
 756 {
 757         amdgpu_amdkfd_fini();
 758         drm_pci_exit(driver, pdriver);
 759         amdgpu_unregister_atpx_handler();
 760         amdgpu_sync_fini();
 761         amdgpu_fence_slab_fini();
 762 }
 763
 764 module_init(amdgpu_init);
 765 module_exit(amdgpu_exit);
 766
 767 MODULE_AUTHOR(DRIVER_AUTHOR);
 768 MODULE_DESCRIPTION(DRIVER_DESC);
 769 MODULE_LICENSE("GPL and additional rights");