drivers/gpu/drm/i915/i915_gem_context.c

   1 /*
   2  * Copyright © 2011-2012 Intel Corporation
   3  *
   4  * Permission is hereby granted, free of charge, to any person obtaining a
   5  * copy of this software and associated documentation files (the "Software"),
   6  * to deal in the Software without restriction, including without limitation
   7  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
   8  * and/or sell copies of the Software, and to permit persons to whom the
   9  * Software is furnished to do so, subject to the following conditions:
  10  *
  11  * The above copyright notice and this permission notice (including the next
  12  * paragraph) shall be included in all copies or substantial portions of the
  13  * Software.
  14  *
  15  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  16  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  17  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
  18  * THE AUTHORS OR COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER
  19  * LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING
  20  * FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS
  21  * IN THE SOFTWARE.
  22  *
  23  * Authors:
  24  *    Ben Widawsky <ben@bwidawsk.net>
  25  *
  26  */
  27
  28 /*
  29  * This file implements HW context support. On gen5+ a HW context consists of an
  30  * opaque GPU object which is referenced at times of context saves and restores.
  31  * With RC6 enabled, the context is also referenced as the GPU enters and exists
  32  * from RC6 (GPU has it's own internal power context, except on gen5). Though
  33  * something like a context does exist for the media ring, the code only
  34  * supports contexts for the render ring.
  35  *
  36  * In software, there is a distinction between contexts created by the user,
  37  * and the default HW context. The default HW context is used by GPU clients
  38  * that do not request setup of their own hardware context. The default
  39  * context's state is never restored to help prevent programming errors. This
  40  * would happen if a client ran and piggy-backed off another clients GPU state.
  41  * The default context only exists to give the GPU some offset to load as the
  42  * current to invoke a save of the context we actually care about. In fact, the
  43  * code could likely be constructed, albeit in a more complicated fashion, to
  44  * never use the default context, though that limits the driver's ability to
  45  * swap out, and/or destroy other contexts.
  46  *
  47  * All other contexts are created as a request by the GPU client. These contexts
  48  * store GPU state, and thus allow GPU clients to not re-emit state (and
  49  * potentially query certain state) at any time. The kernel driver makes
  50  * certain that the appropriate commands are inserted.
  51  *
  52  * The context life cycle is semi-complicated in that context BOs may live
  53  * longer than the context itself because of the way the hardware, and object
  54  * tracking works. Below is a very crude representation of the state machine
  55  * describing the context life.
  56  *                                         refcount     pincount     active
  57  * S0: initial state                          0            0           0
  58  * S1: context created                        1            0           0
  59  * S2: context is currently running           2            1           X
  60  * S3: GPU referenced, but not current        2            0           1
  61  * S4: context is current, but destroyed      1            1           0
  62  * S5: like S3, but destroyed                 1            0           1
  63  *
  64  * The most common (but not all) transitions:
  65  * S0->S1: client creates a context
  66  * S1->S2: client submits execbuf with context
  67  * S2->S3: other clients submits execbuf with context
  68  * S3->S1: context object was retired
  69  * S3->S2: clients submits another execbuf
  70  * S2->S4: context destroy called with current context
  71  * S3->S5->S0: destroy path
  72  * S4->S5->S0: destroy path on current context
  73  *
  74  * There are two confusing terms used above:
  75  *  The "current context" means the context which is currently running on the
  76  *  GPU. The GPU has loaded its state already and has stored away the gtt
  77  *  offset of the BO. The GPU is not actively referencing the data at this
  78  *  offset, but it will on the next context switch. The only way to avoid this
  79  *  is to do a GPU reset.
  80  *
  81  *  An "active context' is one which was previously the "current context" and is
  82  *  on the active list waiting for the next context switch to occur. Until this
  83  *  happens, the object must remain at the same gtt offset. It is therefore
  84  *  possible to destroy a context, but it is still active.
  85  *
  86  */
  87
  88 #include <drm/drmP.h>
  89 #include <drm/i915_drm.h>
  90 #include "i915_drv.h"
  91 #include "i915_trace.h"
  92
  93 #define ALL_L3_SLICES(dev) (1 << NUM_L3_SLICES(dev)) - 1
  94
  95 /* This is a HW constraint. The value below is the largest known requirement
  96  * I've seen in a spec to date, and that was a workaround for a non-shipping
  97  * part. It should be safe to decrease this, but it's more future proof as is.
  98  */
  99 #define GEN6_CONTEXT_ALIGN (64<<10)
 100 #define GEN7_CONTEXT_ALIGN 4096
 101
 102 static size_t get_context_alignment(struct drm_i915_private *dev_priv)
 103 {
 104         if (IS_GEN6(dev_priv))
 105                 return GEN6_CONTEXT_ALIGN;
 106
 107         return GEN7_CONTEXT_ALIGN;
 108 }
 109
 110 static int get_context_size(struct drm_i915_private *dev_priv)
 111 {
 112         int ret;
 113         u32 reg;
 114
 115         switch (INTEL_GEN(dev_priv)) {
 116         case 6:
 117                 reg = I915_READ(CXT_SIZE);
 118                 ret = GEN6_CXT_TOTAL_SIZE(reg) * 64;
 119                 break;
 120         case 7:
 121                 reg = I915_READ(GEN7_CXT_SIZE);
 122                 if (IS_HASWELL(dev_priv))
 123                         ret = HSW_CXT_TOTAL_SIZE;
 124                 else
 125                         ret = GEN7_CXT_TOTAL_SIZE(reg) * 64;
 126                 break;
 127         case 8:
 128                 ret = GEN8_CXT_TOTAL_SIZE;
 129                 break;
 130         default:
 131                 BUG();
 132         }
 133
 134         return ret;
 135 }
 136
 137 void i915_gem_context_free(struct kref *ctx_ref)
 138 {
 139         struct i915_gem_context *ctx = container_of(ctx_ref, typeof(*ctx), ref);
 140         int i;
 141
 142         lockdep_assert_held(&ctx->i915->drm.struct_mutex);
 143         trace_i915_context_free(ctx);
 144         GEM_BUG_ON(!ctx->closed);
 145
 146         i915_ppgtt_put(ctx->ppgtt);
 147
 148         for (i = 0; i < I915_NUM_ENGINES; i++) {
 149                 struct intel_context *ce = &ctx->engine[i];
 150
 151                 if (!ce->state)
 152                         continue;
 153
 154                 WARN_ON(ce->pin_count);
 155                 if (ce->ring)
 156                         intel_ring_free(ce->ring);
 157
 158                 i915_vma_put(ce->state);
 159         }
 160
 161         put_pid(ctx->pid);
 162         list_del(&ctx->link);
 163
 164         ida_simple_remove(&ctx->i915->context_hw_ida, ctx->hw_id);
 165         kfree(ctx);
 166 }
 167
 168 struct drm_i915_gem_object *
 169 i915_gem_alloc_context_obj(struct drm_device *dev, size_t size)
 170 {
 171         struct drm_i915_gem_object *obj;
 172         int ret;
 173
 174         lockdep_assert_held(&dev->struct_mutex);
 175
 176         obj = i915_gem_object_create(dev, size);
 177         if (IS_ERR(obj))
 178                 return obj;
 179
 180         /*
 181          * Try to make the context utilize L3 as well as LLC.
 182          *
 183          * On VLV we don't have L3 controls in the PTEs so we
 184          * shouldn't touch the cache level, especially as that
 185          * would make the object snooped which might have a
 186          * negative performance impact.
 187          *
 188          * Snooping is required on non-llc platforms in execlist
 189          * mode, but since all GGTT accesses use PAT entry 0 we
 190          * get snooping anyway regardless of cache_level.
 191          *
 192          * This is only applicable for Ivy Bridge devices since
 193          * later platforms don't have L3 control bits in the PTE.
 194          */
 195         if (IS_IVYBRIDGE(dev)) {
 196                 ret = i915_gem_object_set_cache_level(obj, I915_CACHE_L3_LLC);
 197                 /* Failure shouldn't ever happen this early */
 198                 if (WARN_ON(ret)) {
 199                         i915_gem_object_put(obj);
 200                         return ERR_PTR(ret);
 201                 }
 202         }
 203
 204         return obj;
 205 }
 206
 207 static void i915_ppgtt_close(struct i915_address_space *vm)
 208 {
 209         struct list_head *phases[] = {
 210                 &vm->active_list,
 211                 &vm->inactive_list,
 212                 &vm->unbound_list,
 213                 NULL,
 214         }, **phase;
 215
 216         GEM_BUG_ON(vm->closed);
 217         vm->closed = true;
 218
 219         for (phase = phases; *phase; phase++) {
 220                 struct i915_vma *vma, *vn;
 221
 222                 list_for_each_entry_safe(vma, vn, *phase, vm_link)
 223                         if (!i915_vma_is_closed(vma))
 224                                 i915_vma_close(vma);
 225         }
 226 }
 227
 228 static void context_close(struct i915_gem_context *ctx)
 229 {
 230         GEM_BUG_ON(ctx->closed);
 231         ctx->closed = true;
 232         if (ctx->ppgtt)
 233                 i915_ppgtt_close(&ctx->ppgtt->base);
 234         ctx->file_priv = ERR_PTR(-EBADF);
 235         i915_gem_context_put(ctx);
 236 }
 237
 238 static int assign_hw_id(struct drm_i915_private *dev_priv, unsigned *out)
 239 {
 240         int ret;
 241
 242         ret = ida_simple_get(&dev_priv->context_hw_ida,
 243                              0, MAX_CONTEXT_HW_ID, GFP_KERNEL);
 244         if (ret < 0) {
 245                 /* Contexts are only released when no longer active.
 246                  * Flush any pending retires to hopefully release some
 247                  * stale contexts and try again.
 248                  */
 249                 i915_gem_retire_requests(dev_priv);
 250                 ret = ida_simple_get(&dev_priv->context_hw_ida,
 251                                      0, MAX_CONTEXT_HW_ID, GFP_KERNEL);
 252                 if (ret < 0)
 253                         return ret;
 254         }
 255
 256         *out = ret;
 257         return 0;
 258 }
 259
 260 static struct i915_gem_context *
 261 __create_hw_context(struct drm_device *dev,
 262                     struct drm_i915_file_private *file_priv)
 263 {
 264         struct drm_i915_private *dev_priv = to_i915(dev);
 265         struct i915_gem_context *ctx;
 266         int ret;
 267
 268         ctx = kzalloc(sizeof(*ctx), GFP_KERNEL);
 269         if (ctx == NULL)
 270                 return ERR_PTR(-ENOMEM);
 271
 272         ret = assign_hw_id(dev_priv, &ctx->hw_id);
 273         if (ret) {
 274                 kfree(ctx);
 275                 return ERR_PTR(ret);
 276         }
 277
 278         kref_init(&ctx->ref);
 279         list_add_tail(&ctx->link, &dev_priv->context_list);
 280         ctx->i915 = dev_priv;
 281
 282         ctx->ggtt_alignment = get_context_alignment(dev_priv);
 283
 284         if (dev_priv->hw_context_size) {
 285                 struct drm_i915_gem_object *obj;
 286                 struct i915_vma *vma;
 287
 288                 obj = i915_gem_alloc_context_obj(dev,
 289                                                  dev_priv->hw_context_size);
 290                 if (IS_ERR(obj)) {
 291                         ret = PTR_ERR(obj);
 292                         goto err_out;
 293                 }
 294
 295                 vma = i915_vma_create(obj, &dev_priv->ggtt.base, NULL);
 296                 if (IS_ERR(vma)) {
 297                         i915_gem_object_put(obj);
 298                         ret = PTR_ERR(vma);
 299                         goto err_out;
 300                 }
 301
 302                 ctx->engine[RCS].state = vma;
 303         }
 304
 305         /* Default context will never have a file_priv */
 306         if (file_priv != NULL) {
 307                 ret = idr_alloc(&file_priv->context_idr, ctx,
 308                                 DEFAULT_CONTEXT_HANDLE, 0, GFP_KERNEL);
 309                 if (ret < 0)
 310                         goto err_out;
 311         } else
 312                 ret = DEFAULT_CONTEXT_HANDLE;
 313
 314         ctx->file_priv = file_priv;
 315         if (file_priv)
 316                 ctx->pid = get_task_pid(current, PIDTYPE_PID);
 317
 318         ctx->user_handle = ret;
 319         /* NB: Mark all slices as needing a remap so that when the context first
 320          * loads it will restore whatever remap state already exists. If there
 321          * is no remap info, it will be a NOP. */
 322         ctx->remap_slice = ALL_L3_SLICES(dev_priv);
 323
 324         ctx->hang_stats.ban_period_seconds = DRM_I915_CTX_BAN_PERIOD;
 325         ctx->ring_size = 4 * PAGE_SIZE;
 326         ctx->desc_template = GEN8_CTX_ADDRESSING_MODE(dev_priv) <<
 327                              GEN8_CTX_ADDRESSING_MODE_SHIFT;
 328         ATOMIC_INIT_NOTIFIER_HEAD(&ctx->status_notifier);
 329
 330         return ctx;
 331
 332 err_out:
 333         context_close(ctx);
 334         return ERR_PTR(ret);
 335 }
 336
 337 /**
 338  * The default context needs to exist per ring that uses contexts. It stores the
 339  * context state of the GPU for applications that don't utilize HW contexts, as
 340  * well as an idle case.
 341  */
 342 static struct i915_gem_context *
 343 i915_gem_create_context(struct drm_device *dev,
 344                         struct drm_i915_file_private *file_priv)
 345 {
 346         struct i915_gem_context *ctx;
 347
 348         lockdep_assert_held(&dev->struct_mutex);
 349
 350         ctx = __create_hw_context(dev, file_priv);
 351         if (IS_ERR(ctx))
 352                 return ctx;
 353
 354         if (USES_FULL_PPGTT(dev)) {
 355                 struct i915_hw_ppgtt *ppgtt =
 356                         i915_ppgtt_create(to_i915(dev), file_priv);
 357
 358                 if (IS_ERR(ppgtt)) {
 359                         DRM_DEBUG_DRIVER("PPGTT setup failed (%ld)\n",
 360                                          PTR_ERR(ppgtt));
 361                         idr_remove(&file_priv->context_idr, ctx->user_handle);
 362                         context_close(ctx);
 363                         return ERR_CAST(ppgtt);
 364                 }
 365
 366                 ctx->ppgtt = ppgtt;
 367         }
 368
 369         trace_i915_context_create(ctx);
 370
 371         return ctx;
 372 }
 373
 374 /**
 375  * i915_gem_context_create_gvt - create a GVT GEM context
 376  * @dev: drm device *
 377  *
 378  * This function is used to create a GVT specific GEM context.
 379  *
 380  * Returns:
 381  * pointer to i915_gem_context on success, error pointer if failed
 382  *
 383  */
 384 struct i915_gem_context *
 385 i915_gem_context_create_gvt(struct drm_device *dev)
 386 {
 387         struct i915_gem_context *ctx;
 388         int ret;
 389
 390         if (!IS_ENABLED(CONFIG_DRM_I915_GVT))
 391                 return ERR_PTR(-ENODEV);
 392
 393         ret = i915_mutex_lock_interruptible(dev);
 394         if (ret)
 395                 return ERR_PTR(ret);
 396
 397         ctx = i915_gem_create_context(dev, NULL);
 398         if (IS_ERR(ctx))
 399                 goto out;
 400
 401         ctx->execlists_force_single_submission = true;
 402         ctx->ring_size = 512 * PAGE_SIZE; /* Max ring buffer size */
 403 out:
 404         mutex_unlock(&dev->struct_mutex);
 405         return ctx;
 406 }
 407
 408 static void i915_gem_context_unpin(struct i915_gem_context *ctx,
 409                                    struct intel_engine_cs *engine)
 410 {
 411         if (i915.enable_execlists) {
 412                 intel_lr_context_unpin(ctx, engine);
 413         } else {
 414                 struct intel_context *ce = &ctx->engine[engine->id];
 415
 416                 if (ce->state)
 417                         i915_vma_unpin(ce->state);
 418
 419                 i915_gem_context_put(ctx);
 420         }
 421 }
 422
 423 void i915_gem_context_reset(struct drm_device *dev)
 424 {
 425         struct drm_i915_private *dev_priv = to_i915(dev);
 426
 427         lockdep_assert_held(&dev->struct_mutex);
 428
 429         if (i915.enable_execlists) {
 430                 struct i915_gem_context *ctx;
 431
 432                 list_for_each_entry(ctx, &dev_priv->context_list, link)
 433                         intel_lr_context_reset(dev_priv, ctx);
 434         }
 435
 436         i915_gem_context_lost(dev_priv);
 437 }
 438
 439 int i915_gem_context_init(struct drm_device *dev)
 440 {
 441         struct drm_i915_private *dev_priv = to_i915(dev);
 442         struct i915_gem_context *ctx;
 443
 444         /* Init should only be called once per module load. Eventually the
 445          * restriction on the context_disabled check can be loosened. */
 446         if (WARN_ON(dev_priv->kernel_context))
 447                 return 0;
 448
 449         if (intel_vgpu_active(dev_priv) &&
 450             HAS_LOGICAL_RING_CONTEXTS(dev_priv)) {
 451                 if (!i915.enable_execlists) {
 452                         DRM_INFO("Only EXECLIST mode is supported in vgpu.\n");
 453                         return -EINVAL;
 454                 }
 455         }
 456
 457         /* Using the simple ida interface, the max is limited by sizeof(int) */
 458         BUILD_BUG_ON(MAX_CONTEXT_HW_ID > INT_MAX);
 459         ida_init(&dev_priv->context_hw_ida);
 460
 461         if (i915.enable_execlists) {
 462                 /* NB: intentionally left blank. We will allocate our own
 463                  * backing objects as we need them, thank you very much */
 464                 dev_priv->hw_context_size = 0;
 465         } else if (HAS_HW_CONTEXTS(dev_priv)) {
 466                 dev_priv->hw_context_size =
 467                         round_up(get_context_size(dev_priv), 4096);
 468                 if (dev_priv->hw_context_size > (1<<20)) {
 469                         DRM_DEBUG_DRIVER("Disabling HW Contexts; invalid size %d\n",
 470                                          dev_priv->hw_context_size);
 471                         dev_priv->hw_context_size = 0;
 472                 }
 473         }
 474
 475         ctx = i915_gem_create_context(dev, NULL);
 476         if (IS_ERR(ctx)) {
 477                 DRM_ERROR("Failed to create default global context (error %ld)\n",
 478                           PTR_ERR(ctx));
 479                 return PTR_ERR(ctx);
 480         }
 481
 482         dev_priv->kernel_context = ctx;
 483
 484         DRM_DEBUG_DRIVER("%s context support initialized\n",
 485                         i915.enable_execlists ? "LR" :
 486                         dev_priv->hw_context_size ? "HW" : "fake");
 487         return 0;
 488 }
 489
 490 void i915_gem_context_lost(struct drm_i915_private *dev_priv)
 491 {
 492         struct intel_engine_cs *engine;
 493
 494         lockdep_assert_held(&dev_priv->drm.struct_mutex);
 495
 496         for_each_engine(engine, dev_priv) {
 497                 if (engine->last_context) {
 498                         i915_gem_context_unpin(engine->last_context, engine);
 499                         engine->last_context = NULL;
 500                 }
 501         }
 502
 503         /* Force the GPU state to be restored on enabling */
 504         if (!i915.enable_execlists) {
 505                 struct i915_gem_context *ctx;
 506
 507                 list_for_each_entry(ctx, &dev_priv->context_list, link) {
 508                         if (!i915_gem_context_is_default(ctx))
 509                                 continue;
 510
 511                         for_each_engine(engine, dev_priv)
 512                                 ctx->engine[engine->id].initialised = false;
 513
 514                         ctx->remap_slice = ALL_L3_SLICES(dev_priv);
 515                 }
 516
 517                 for_each_engine(engine, dev_priv) {
 518                         struct intel_context *kce =
 519                                 &dev_priv->kernel_context->engine[engine->id];
 520
 521                         kce->initialised = true;
 522                 }
 523         }
 524 }
 525
 526 void i915_gem_context_fini(struct drm_device *dev)
 527 {
 528         struct drm_i915_private *dev_priv = to_i915(dev);
 529         struct i915_gem_context *dctx = dev_priv->kernel_context;
 530
 531         lockdep_assert_held(&dev->struct_mutex);
 532
 533         context_close(dctx);
 534         dev_priv->kernel_context = NULL;
 535
 536         ida_destroy(&dev_priv->context_hw_ida);
 537 }
 538
 539 static int context_idr_cleanup(int id, void *p, void *data)
 540 {
 541         struct i915_gem_context *ctx = p;
 542
 543         context_close(ctx);
 544         return 0;
 545 }
 546
 547 int i915_gem_context_open(struct drm_device *dev, struct drm_file *file)
 548 {
 549         struct drm_i915_file_private *file_priv = file->driver_priv;
 550         struct i915_gem_context *ctx;
 551
 552         idr_init(&file_priv->context_idr);
 553
 554         mutex_lock(&dev->struct_mutex);
 555         ctx = i915_gem_create_context(dev, file_priv);
 556         mutex_unlock(&dev->struct_mutex);
 557
 558         if (IS_ERR(ctx)) {
 559                 idr_destroy(&file_priv->context_idr);
 560                 return PTR_ERR(ctx);
 561         }
 562
 563         return 0;
 564 }
 565
 566 void i915_gem_context_close(struct drm_device *dev, struct drm_file *file)
 567 {
 568         struct drm_i915_file_private *file_priv = file->driver_priv;
 569
 570         lockdep_assert_held(&dev->struct_mutex);
 571
 572         idr_for_each(&file_priv->context_idr, context_idr_cleanup, NULL);
 573         idr_destroy(&file_priv->context_idr);
 574 }
 575
 576 static inline int
 577 mi_set_context(struct drm_i915_gem_request *req, u32 hw_flags)
 578 {
 579         struct drm_i915_private *dev_priv = req->i915;
 580         struct intel_ring *ring = req->ring;
 581         struct intel_engine_cs *engine = req->engine;
 582         u32 flags = hw_flags | MI_MM_SPACE_GTT;
 583         const int num_rings =
 584                 /* Use an extended w/a on ivb+ if signalling from other rings */
 585                 i915.semaphores ?
 586                 INTEL_INFO(dev_priv)->num_rings - 1 :
 587                 0;
 588         int len, ret;
 589
 590         /* w/a: If Flush TLB Invalidation Mode is enabled, driver must do a TLB
 591          * invalidation prior to MI_SET_CONTEXT. On GEN6 we don't set the value
 592          * explicitly, so we rely on the value at ring init, stored in
 593          * itlb_before_ctx_switch.
 594          */
 595         if (IS_GEN6(dev_priv)) {
 596                 ret = engine->emit_flush(req, EMIT_INVALIDATE);
 597                 if (ret)
 598                         return ret;
 599         }
 600
 601         /* These flags are for resource streamer on HSW+ */
 602         if (IS_HASWELL(dev_priv) || INTEL_GEN(dev_priv) >= 8)
 603                 flags |= (HSW_MI_RS_SAVE_STATE_EN | HSW_MI_RS_RESTORE_STATE_EN);
 604         else if (INTEL_GEN(dev_priv) < 8)
 605                 flags |= (MI_SAVE_EXT_STATE_EN | MI_RESTORE_EXT_STATE_EN);
 606
 607
 608         len = 4;
 609         if (INTEL_GEN(dev_priv) >= 7)
 610                 len += 2 + (num_rings ? 4*num_rings + 6 : 0);
 611
 612         ret = intel_ring_begin(req, len);
 613         if (ret)
 614                 return ret;
 615
 616         /* WaProgramMiArbOnOffAroundMiSetContext:ivb,vlv,hsw,bdw,chv */
 617         if (INTEL_GEN(dev_priv) >= 7) {
 618                 intel_ring_emit(ring, MI_ARB_ON_OFF | MI_ARB_DISABLE);
 619                 if (num_rings) {
 620                         struct intel_engine_cs *signaller;
 621
 622                         intel_ring_emit(ring,
 623                                         MI_LOAD_REGISTER_IMM(num_rings));
 624                         for_each_engine(signaller, dev_priv) {
 625                                 if (signaller == engine)
 626                                         continue;
 627
 628                                 intel_ring_emit_reg(ring,
 629                                                     RING_PSMI_CTL(signaller->mmio_base));
 630                                 intel_ring_emit(ring,
 631                                                 _MASKED_BIT_ENABLE(GEN6_PSMI_SLEEP_MSG_DISABLE));
 632                         }
 633                 }
 634         }
 635
 636         intel_ring_emit(ring, MI_NOOP);
 637         intel_ring_emit(ring, MI_SET_CONTEXT);
 638         intel_ring_emit(ring,
 639                         i915_ggtt_offset(req->ctx->engine[RCS].state) | flags);
 640         /*
 641          * w/a: MI_SET_CONTEXT must always be followed by MI_NOOP
 642          * WaMiSetContext_Hang:snb,ivb,vlv
 643          */
 644         intel_ring_emit(ring, MI_NOOP);
 645
 646         if (INTEL_GEN(dev_priv) >= 7) {
 647                 if (num_rings) {
 648                         struct intel_engine_cs *signaller;
 649                         i915_reg_t last_reg = {}; /* keep gcc quiet */
 650
 651                         intel_ring_emit(ring,
 652                                         MI_LOAD_REGISTER_IMM(num_rings));
 653                         for_each_engine(signaller, dev_priv) {
 654                                 if (signaller == engine)
 655                                         continue;
 656
 657                                 last_reg = RING_PSMI_CTL(signaller->mmio_base);
 658                                 intel_ring_emit_reg(ring, last_reg);
 659                                 intel_ring_emit(ring,
 660                                                 _MASKED_BIT_DISABLE(GEN6_PSMI_SLEEP_MSG_DISABLE));
 661                         }
 662
 663                         /* Insert a delay before the next switch! */
 664                         intel_ring_emit(ring,
 665                                         MI_STORE_REGISTER_MEM |
 666                                         MI_SRM_LRM_GLOBAL_GTT);
 667                         intel_ring_emit_reg(ring, last_reg);
 668                         intel_ring_emit(ring,
 669                                         i915_ggtt_offset(engine->scratch));
 670                         intel_ring_emit(ring, MI_NOOP);
 671                 }
 672                 intel_ring_emit(ring, MI_ARB_ON_OFF | MI_ARB_ENABLE);
 673         }
 674
 675         intel_ring_advance(ring);
 676
 677         return ret;
 678 }
 679
 680 static int remap_l3(struct drm_i915_gem_request *req, int slice)
 681 {
 682         u32 *remap_info = req->i915->l3_parity.remap_info[slice];
 683         struct intel_ring *ring = req->ring;
 684         int i, ret;
 685
 686         if (!remap_info)
 687                 return 0;
 688
 689         ret = intel_ring_begin(req, GEN7_L3LOG_SIZE/4 * 2 + 2);
 690         if (ret)
 691                 return ret;
 692
 693         /*
 694          * Note: We do not worry about the concurrent register cacheline hang
 695          * here because no other code should access these registers other than
 696          * at initialization time.
 697          */
 698         intel_ring_emit(ring, MI_LOAD_REGISTER_IMM(GEN7_L3LOG_SIZE/4));
 699         for (i = 0; i < GEN7_L3LOG_SIZE/4; i++) {
 700                 intel_ring_emit_reg(ring, GEN7_L3LOG(slice, i));
 701                 intel_ring_emit(ring, remap_info[i]);
 702         }
 703         intel_ring_emit(ring, MI_NOOP);
 704         intel_ring_advance(ring);
 705
 706         return 0;
 707 }
 708
 709 static inline bool skip_rcs_switch(struct i915_hw_ppgtt *ppgtt,
 710                                    struct intel_engine_cs *engine,
 711                                    struct i915_gem_context *to)
 712 {
 713         if (to->remap_slice)
 714                 return false;
 715
 716         if (!to->engine[RCS].initialised)
 717                 return false;
 718
 719         if (ppgtt && (intel_engine_flag(engine) & ppgtt->pd_dirty_rings))
 720                 return false;
 721
 722         return to == engine->last_context;
 723 }
 724
 725 static bool
 726 needs_pd_load_pre(struct i915_hw_ppgtt *ppgtt,
 727                   struct intel_engine_cs *engine,
 728                   struct i915_gem_context *to)
 729 {
 730         if (!ppgtt)
 731                 return false;
 732
 733         /* Always load the ppgtt on first use */
 734         if (!engine->last_context)
 735                 return true;
 736
 737         /* Same context without new entries, skip */
 738         if (engine->last_context == to &&
 739             !(intel_engine_flag(engine) & ppgtt->pd_dirty_rings))
 740                 return false;
 741
 742         if (engine->id != RCS)
 743                 return true;
 744
 745         if (INTEL_GEN(engine->i915) < 8)
 746                 return true;
 747
 748         return false;
 749 }
 750
 751 static bool
 752 needs_pd_load_post(struct i915_hw_ppgtt *ppgtt,
 753                    struct i915_gem_context *to,
 754                    u32 hw_flags)
 755 {
 756         if (!ppgtt)
 757                 return false;
 758
 759         if (!IS_GEN8(to->i915))
 760                 return false;
 761
 762         if (hw_flags & MI_RESTORE_INHIBIT)
 763                 return true;
 764
 765         return false;
 766 }
 767
 768 static int do_rcs_switch(struct drm_i915_gem_request *req)
 769 {
 770         struct i915_gem_context *to = req->ctx;
 771         struct intel_engine_cs *engine = req->engine;
 772         struct i915_hw_ppgtt *ppgtt = to->ppgtt ?: req->i915->mm.aliasing_ppgtt;
 773         struct i915_vma *vma = to->engine[RCS].state;
 774         struct i915_gem_context *from;
 775         u32 hw_flags;
 776         int ret, i;
 777
 778         if (skip_rcs_switch(ppgtt, engine, to))
 779                 return 0;
 780
 781         /* Clear this page out of any CPU caches for coherent swap-in/out. */
 782         if (!(vma->flags & I915_VMA_GLOBAL_BIND)) {
 783                 ret = i915_gem_object_set_to_gtt_domain(vma->obj, false);
 784                 if (ret)
 785                         return ret;
 786         }
 787
 788         /* Trying to pin first makes error handling easier. */
 789         ret = i915_vma_pin(vma, 0, to->ggtt_alignment, PIN_GLOBAL);
 790         if (ret)
 791                 return ret;
 792
 793         /*
 794          * Pin can switch back to the default context if we end up calling into
 795          * evict_everything - as a last ditch gtt defrag effort that also
 796          * switches to the default context. Hence we need to reload from here.
 797          *
 798          * XXX: Doing so is painfully broken!
 799          */
 800         from = engine->last_context;
 801
 802         if (needs_pd_load_pre(ppgtt, engine, to)) {
 803                 /* Older GENs and non render rings still want the load first,
 804                  * "PP_DCLV followed by PP_DIR_BASE register through Load
 805                  * Register Immediate commands in Ring Buffer before submitting
 806                  * a context."*/
 807                 trace_switch_mm(engine, to);
 808                 ret = ppgtt->switch_mm(ppgtt, req);
 809                 if (ret)
 810                         goto err;
 811         }
 812
 813         if (!to->engine[RCS].initialised || i915_gem_context_is_default(to))
 814                 /* NB: If we inhibit the restore, the context is not allowed to
 815                  * die because future work may end up depending on valid address
 816                  * space. This means we must enforce that a page table load
 817                  * occur when this occurs. */
 818                 hw_flags = MI_RESTORE_INHIBIT;
 819         else if (ppgtt && intel_engine_flag(engine) & ppgtt->pd_dirty_rings)
 820                 hw_flags = MI_FORCE_RESTORE;
 821         else
 822                 hw_flags = 0;
 823
 824         if (to != from || (hw_flags & MI_FORCE_RESTORE)) {
 825                 ret = mi_set_context(req, hw_flags);
 826                 if (ret)
 827                         goto err;
 828         }
 829
 830         /* The backing object for the context is done after switching to the
 831          * *next* context. Therefore we cannot retire the previous context until
 832          * the next context has already started running. In fact, the below code
 833          * is a bit suboptimal because the retiring can occur simply after the
 834          * MI_SET_CONTEXT instead of when the next seqno has completed.
 835          */
 836         if (from != NULL) {
 837                 /* As long as MI_SET_CONTEXT is serializing, ie. it flushes the
 838                  * whole damn pipeline, we don't need to explicitly mark the
 839                  * object dirty. The only exception is that the context must be
 840                  * correct in case the object gets swapped out. Ideally we'd be
 841                  * able to defer doing this until we know the object would be
 842                  * swapped, but there is no way to do that yet.
 843                  */
 844                 i915_vma_move_to_active(from->engine[RCS].state, req, 0);
 845                 /* state is kept alive until the next request */
 846                 i915_vma_unpin(from->engine[RCS].state);
 847                 i915_gem_context_put(from);
 848         }
 849         engine->last_context = i915_gem_context_get(to);
 850
 851         /* GEN8 does *not* require an explicit reload if the PDPs have been
 852          * setup, and we do not wish to move them.
 853          */
 854         if (needs_pd_load_post(ppgtt, to, hw_flags)) {
 855                 trace_switch_mm(engine, to);
 856                 ret = ppgtt->switch_mm(ppgtt, req);
 857                 /* The hardware context switch is emitted, but we haven't
 858                  * actually changed the state - so it's probably safe to bail
 859                  * here. Still, let the user know something dangerous has
 860                  * happened.
 861                  */
 862                 if (ret)
 863                         return ret;
 864         }
 865
 866         if (ppgtt)
 867                 ppgtt->pd_dirty_rings &= ~intel_engine_flag(engine);
 868
 869         for (i = 0; i < MAX_L3_SLICES; i++) {
 870                 if (!(to->remap_slice & (1<<i)))
 871                         continue;
 872
 873                 ret = remap_l3(req, i);
 874                 if (ret)
 875                         return ret;
 876
 877                 to->remap_slice &= ~(1<<i);
 878         }
 879
 880         if (!to->engine[RCS].initialised) {
 881                 if (engine->init_context) {
 882                         ret = engine->init_context(req);
 883                         if (ret)
 884                                 return ret;
 885                 }
 886                 to->engine[RCS].initialised = true;
 887         }
 888
 889         return 0;
 890
 891 err:
 892         i915_vma_unpin(vma);
 893         return ret;
 894 }
 895
 896 /**
 897  * i915_switch_context() - perform a GPU context switch.
 898  * @req: request for which we'll execute the context switch
 899  *
 900  * The context life cycle is simple. The context refcount is incremented and
 901  * decremented by 1 and create and destroy. If the context is in use by the GPU,
 902  * it will have a refcount > 1. This allows us to destroy the context abstract
 903  * object while letting the normal object tracking destroy the backing BO.
 904  *
 905  * This function should not be used in execlists mode.  Instead the context is
 906  * switched by writing to the ELSP and requests keep a reference to their
 907  * context.
 908  */
 909 int i915_switch_context(struct drm_i915_gem_request *req)
 910 {
 911         struct intel_engine_cs *engine = req->engine;
 912
 913         lockdep_assert_held(&req->i915->drm.struct_mutex);
 914         if (i915.enable_execlists)
 915                 return 0;
 916
 917         if (!req->ctx->engine[engine->id].state) {
 918                 struct i915_gem_context *to = req->ctx;
 919                 struct i915_hw_ppgtt *ppgtt =
 920                         to->ppgtt ?: req->i915->mm.aliasing_ppgtt;
 921
 922                 if (needs_pd_load_pre(ppgtt, engine, to)) {
 923                         int ret;
 924
 925                         trace_switch_mm(engine, to);
 926                         ret = ppgtt->switch_mm(ppgtt, req);
 927                         if (ret)
 928                                 return ret;
 929
 930                         ppgtt->pd_dirty_rings &= ~intel_engine_flag(engine);
 931                 }
 932
 933                 if (to != engine->last_context) {
 934                         if (engine->last_context)
 935                                 i915_gem_context_put(engine->last_context);
 936                         engine->last_context = i915_gem_context_get(to);
 937                 }
 938
 939                 return 0;
 940         }
 941
 942         return do_rcs_switch(req);
 943 }
 944
 945 int i915_gem_switch_to_kernel_context(struct drm_i915_private *dev_priv)
 946 {
 947         struct intel_engine_cs *engine;
 948
 949         for_each_engine(engine, dev_priv) {
 950                 struct drm_i915_gem_request *req;
 951                 int ret;
 952
 953                 if (engine->last_context == NULL)
 954                         continue;
 955
 956                 if (engine->last_context == dev_priv->kernel_context)
 957                         continue;
 958
 959                 req = i915_gem_request_alloc(engine, dev_priv->kernel_context);
 960                 if (IS_ERR(req))
 961                         return PTR_ERR(req);
 962
 963                 ret = i915_switch_context(req);
 964                 i915_add_request_no_flush(req);
 965                 if (ret)
 966                         return ret;
 967         }
 968
 969         return 0;
 970 }
 971
 972 static bool contexts_enabled(struct drm_device *dev)
 973 {
 974         return i915.enable_execlists || to_i915(dev)->hw_context_size;
 975 }
 976
 977 int i915_gem_context_create_ioctl(struct drm_device *dev, void *data,
 978                                   struct drm_file *file)
 979 {
 980         struct drm_i915_gem_context_create *args = data;
 981         struct drm_i915_file_private *file_priv = file->driver_priv;
 982         struct i915_gem_context *ctx;
 983         int ret;
 984
 985         if (!contexts_enabled(dev))
 986                 return -ENODEV;
 987
 988         if (args->pad != 0)
 989                 return -EINVAL;
 990
 991         ret = i915_mutex_lock_interruptible(dev);
 992         if (ret)
 993                 return ret;
 994
 995         ctx = i915_gem_create_context(dev, file_priv);
 996         mutex_unlock(&dev->struct_mutex);
 997         if (IS_ERR(ctx))
 998                 return PTR_ERR(ctx);
 999
1000         args->ctx_id = ctx->user_handle;
1001         DRM_DEBUG_DRIVER("HW context %d created\n", args->ctx_id);
1002
1003         return 0;
1004 }
1005
1006 int i915_gem_context_destroy_ioctl(struct drm_device *dev, void *data,
1007                                    struct drm_file *file)
1008 {
1009         struct drm_i915_gem_context_destroy *args = data;
1010         struct drm_i915_file_private *file_priv = file->driver_priv;
1011         struct i915_gem_context *ctx;
1012         int ret;
1013
1014         if (args->pad != 0)
1015                 return -EINVAL;
1016
1017         if (args->ctx_id == DEFAULT_CONTEXT_HANDLE)
1018                 return -ENOENT;
1019
1020         ret = i915_mutex_lock_interruptible(dev);
1021         if (ret)
1022                 return ret;
1023
1024         ctx = i915_gem_context_lookup(file_priv, args->ctx_id);
1025         if (IS_ERR(ctx)) {
1026                 mutex_unlock(&dev->struct_mutex);
1027                 return PTR_ERR(ctx);
1028         }
1029
1030         idr_remove(&file_priv->context_idr, ctx->user_handle);
1031         context_close(ctx);
1032         mutex_unlock(&dev->struct_mutex);
1033
1034         DRM_DEBUG_DRIVER("HW context %d destroyed\n", args->ctx_id);
1035         return 0;
1036 }
1037
1038 int i915_gem_context_getparam_ioctl(struct drm_device *dev, void *data,
1039                                     struct drm_file *file)
1040 {
1041         struct drm_i915_file_private *file_priv = file->driver_priv;
1042         struct drm_i915_gem_context_param *args = data;
1043         struct i915_gem_context *ctx;
1044         int ret;
1045
1046         ret = i915_mutex_lock_interruptible(dev);
1047         if (ret)
1048                 return ret;
1049
1050         ctx = i915_gem_context_lookup(file_priv, args->ctx_id);
1051         if (IS_ERR(ctx)) {
1052                 mutex_unlock(&dev->struct_mutex);
1053                 return PTR_ERR(ctx);
1054         }
1055
1056         args->size = 0;
1057         switch (args->param) {
1058         case I915_CONTEXT_PARAM_BAN_PERIOD:
1059                 args->value = ctx->hang_stats.ban_period_seconds;
1060                 break;
1061         case I915_CONTEXT_PARAM_NO_ZEROMAP:
1062                 args->value = ctx->flags & CONTEXT_NO_ZEROMAP;
1063                 break;
1064         case I915_CONTEXT_PARAM_GTT_SIZE:
1065                 if (ctx->ppgtt)
1066                         args->value = ctx->ppgtt->base.total;
1067                 else if (to_i915(dev)->mm.aliasing_ppgtt)
1068                         args->value = to_i915(dev)->mm.aliasing_ppgtt->base.total;
1069                 else
1070                         args->value = to_i915(dev)->ggtt.base.total;
1071                 break;
1072         case I915_CONTEXT_PARAM_NO_ERROR_CAPTURE:
1073                 args->value = !!(ctx->flags & CONTEXT_NO_ERROR_CAPTURE);
1074                 break;
1075         default:
1076                 ret = -EINVAL;
1077                 break;
1078         }
1079         mutex_unlock(&dev->struct_mutex);
1080
1081         return ret;
1082 }
1083
1084 int i915_gem_context_setparam_ioctl(struct drm_device *dev, void *data,
1085                                     struct drm_file *file)
1086 {
1087         struct drm_i915_file_private *file_priv = file->driver_priv;
1088         struct drm_i915_gem_context_param *args = data;
1089         struct i915_gem_context *ctx;
1090         int ret;
1091
1092         ret = i915_mutex_lock_interruptible(dev);
1093         if (ret)
1094                 return ret;
1095
1096         ctx = i915_gem_context_lookup(file_priv, args->ctx_id);
1097         if (IS_ERR(ctx)) {
1098                 mutex_unlock(&dev->struct_mutex);
1099                 return PTR_ERR(ctx);
1100         }
1101
1102         switch (args->param) {
1103         case I915_CONTEXT_PARAM_BAN_PERIOD:
1104                 if (args->size)
1105                         ret = -EINVAL;
1106                 else if (args->value < ctx->hang_stats.ban_period_seconds &&
1107                          !capable(CAP_SYS_ADMIN))
1108                         ret = -EPERM;
1109                 else
1110                         ctx->hang_stats.ban_period_seconds = args->value;
1111                 break;
1112         case I915_CONTEXT_PARAM_NO_ZEROMAP:
1113                 if (args->size) {
1114                         ret = -EINVAL;
1115                 } else {
1116                         ctx->flags &= ~CONTEXT_NO_ZEROMAP;
1117                         ctx->flags |= args->value ? CONTEXT_NO_ZEROMAP : 0;
1118                 }
1119                 break;
1120         case I915_CONTEXT_PARAM_NO_ERROR_CAPTURE:
1121                 if (args->size) {
1122                         ret = -EINVAL;
1123                 } else {
1124                         if (args->value)
1125                                 ctx->flags |= CONTEXT_NO_ERROR_CAPTURE;
1126                         else
1127                                 ctx->flags &= ~CONTEXT_NO_ERROR_CAPTURE;
1128                 }
1129                 break;
1130         default:
1131                 ret = -EINVAL;
1132                 break;
1133         }
1134         mutex_unlock(&dev->struct_mutex);
1135
1136         return ret;
1137 }
1138
1139 int i915_gem_context_reset_stats_ioctl(struct drm_device *dev,
1140                                        void *data, struct drm_file *file)
1141 {
1142         struct drm_i915_private *dev_priv = to_i915(dev);
1143         struct drm_i915_reset_stats *args = data;
1144         struct i915_ctx_hang_stats *hs;
1145         struct i915_gem_context *ctx;
1146         int ret;
1147
1148         if (args->flags || args->pad)
1149                 return -EINVAL;
1150
1151         if (args->ctx_id == DEFAULT_CONTEXT_HANDLE && !capable(CAP_SYS_ADMIN))
1152                 return -EPERM;
1153
1154         ret = i915_mutex_lock_interruptible(dev);
1155         if (ret)
1156                 return ret;
1157
1158         ctx = i915_gem_context_lookup(file->driver_priv, args->ctx_id);
1159         if (IS_ERR(ctx)) {
1160                 mutex_unlock(&dev->struct_mutex);
1161                 return PTR_ERR(ctx);
1162         }
1163         hs = &ctx->hang_stats;
1164
1165         if (capable(CAP_SYS_ADMIN))
1166                 args->reset_count = i915_reset_count(&dev_priv->gpu_error);
1167         else
1168                 args->reset_count = 0;
1169
1170         args->batch_active = hs->batch_active;
1171         args->batch_pending = hs->batch_pending;
1172
1173         mutex_unlock(&dev->struct_mutex);
1174
1175         return 0;
1176 }