drivers/gpu/drm/nouveau/nvkm/engine/disp/ovlynv50.c

   1 /*
   2  * Copyright 2012 Red Hat Inc.
   3  *
   4  * Permission is hereby granted, free of charge, to any person obtaining a
   5  * copy of this software and associated documentation files (the "Software"),
   6  * to deal in the Software without restriction, including without limitation
   7  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
   8  * and/or sell copies of the Software, and to permit persons to whom the
   9  * Software is furnished to do so, subject to the following conditions:
  10  *
  11  * The above copyright notice and this permission notice shall be included in
  12  * all copies or substantial portions of the Software.
  13  *
  14  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  15  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  16  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
  17  * THE COPYRIGHT HOLDER(S) OR AUTHOR(S) BE LIABLE FOR ANY CLAIM, DAMAGES OR
  18  * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE,
  19  * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
  20  * OTHER DEALINGS IN THE SOFTWARE.
  21  *
  22  * Authors: Ben Skeggs
  23  */
  24 #include "dmacnv50.h"
  25
  26 #include <core/client.h>
  27
  28 #include <nvif/class.h>
  29 #include <nvif/unpack.h>
  30
  31 const struct nv50_disp_mthd_list
  32 nv50_disp_ovly_mthd_base = {
  33         .mthd = 0x0000,
  34         .addr = 0x000000,
  35         .data = {
  36                 { 0x0080, 0x000000 },
  37                 { 0x0084, 0x0009a0 },
  38                 { 0x0088, 0x0009c0 },
  39                 { 0x008c, 0x0009c8 },
  40                 { 0x0090, 0x6109b4 },
  41                 { 0x0094, 0x610970 },
  42                 { 0x00a0, 0x610998 },
  43                 { 0x00a4, 0x610964 },
  44                 { 0x00c0, 0x610958 },
  45                 { 0x00e0, 0x6109a8 },
  46                 { 0x00e4, 0x6109d0 },
  47                 { 0x00e8, 0x6109d8 },
  48                 { 0x0100, 0x61094c },
  49                 { 0x0104, 0x610984 },
  50                 { 0x0108, 0x61098c },
  51                 { 0x0800, 0x6109f8 },
  52                 { 0x0808, 0x610a08 },
  53                 { 0x080c, 0x610a10 },
  54                 { 0x0810, 0x610a00 },
  55                 {}
  56         }
  57 };
  58
  59 const struct nv50_disp_mthd_chan
  60 nv50_disp_ovly_mthd_chan = {
  61         .name = "Overlay",
  62         .addr = 0x000540,
  63         .data = {
  64                 { "Global", 1, &nv50_disp_ovly_mthd_base },
  65                 {}
  66         }
  67 };
  68
  69 int
  70 nv50_disp_ovly_ctor(struct nvkm_object *parent,
  71                     struct nvkm_object *engine,
  72                     struct nvkm_oclass *oclass, void *data, u32 size,
  73                     struct nvkm_object **pobject)
  74 {
  75         union {
  76                 struct nv50_disp_overlay_channel_dma_v0 v0;
  77         } *args = data;
  78         struct nv50_disp *disp = (void *)engine;
  79         struct nv50_disp_dmac *dmac;
  80         int ret;
  81
  82         nvif_ioctl(parent, "create disp overlay channel dma size %d\n", size);
  83         if (nvif_unpack(args->v0, 0, 0, false)) {
  84                 nvif_ioctl(parent, "create disp overlay channel dma vers %d "
  85                                    "pushbuf %016llx head %d\n",
  86                            args->v0.version, args->v0.pushbuf, args->v0.head);
  87                 if (args->v0.head > disp->head.nr)
  88                         return -EINVAL;
  89         } else
  90                 return ret;
  91
  92         ret = nv50_disp_dmac_create_(parent, engine, oclass, args->v0.pushbuf,
  93                                      args->v0.head, sizeof(*dmac),
  94                                      (void **)&dmac);
  95         *pobject = nv_object(dmac);
  96         if (ret)
  97                 return ret;
  98
  99         return 0;
 100 }
 101
 102 struct nv50_disp_chan_impl
 103 nv50_disp_ovly_ofuncs = {
 104         .base.ctor = nv50_disp_ovly_ctor,
 105         .base.dtor = nv50_disp_dmac_dtor,
 106         .base.init = nv50_disp_dmac_init,
 107         .base.fini = nv50_disp_dmac_fini,
 108         .base.ntfy = nv50_disp_chan_ntfy,
 109         .base.map  = nv50_disp_chan_map,
 110         .base.rd32 = nv50_disp_chan_rd32,
 111         .base.wr32 = nv50_disp_chan_wr32,
 112         .chid = 3,
 113         .attach = nv50_disp_dmac_object_attach,
 114         .detach = nv50_disp_dmac_object_detach,
 115 };