drivers/infiniband/hw/mlx5/mlx5_ib.h

   1 /*
   2  * Copyright (c) 2013-2015, Mellanox Technologies. All rights reserved.
   3  *
   4  * This software is available to you under a choice of one of two
   5  * licenses.  You may choose to be licensed under the terms of the GNU
   6  * General Public License (GPL) Version 2, available from the file
   7  * COPYING in the main directory of this source tree, or the
   8  * OpenIB.org BSD license below:
   9  *
  10  *     Redistribution and use in source and binary forms, with or
  11  *     without modification, are permitted provided that the following
  12  *     conditions are met:
  13  *
  14  *      - Redistributions of source code must retain the above
  15  *        copyright notice, this list of conditions and the following
  16  *        disclaimer.
  17  *
  18  *      - Redistributions in binary form must reproduce the above
  19  *        copyright notice, this list of conditions and the following
  20  *        disclaimer in the documentation and/or other materials
  21  *        provided with the distribution.
  22  *
  23  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
  24  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
  25  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
  26  * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS
  27  * BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN
  28  * ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
  29  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  30  * SOFTWARE.
  31  */
  32
  33 #ifndef MLX5_IB_H
  34 #define MLX5_IB_H
  35
  36 #include <linux/kernel.h>
  37 #include <linux/sched.h>
  38 #include <rdma/ib_verbs.h>
  39 #include <rdma/ib_smi.h>
  40 #include <linux/mlx5/driver.h>
  41 #include <linux/mlx5/cq.h>
  42 #include <linux/mlx5/qp.h>
  43 #include <linux/mlx5/srq.h>
  44 #include <linux/types.h>
  45 #include <linux/mlx5/transobj.h>
  46 #include <rdma/ib_user_verbs.h>
  47
  48 #define mlx5_ib_dbg(dev, format, arg...)                                \
  49 pr_debug("%s:%s:%d:(pid %d): " format, (dev)->ib_dev.name, __func__,    \
  50          __LINE__, current->pid, ##arg)
  51
  52 #define mlx5_ib_err(dev, format, arg...)                                \
  53 pr_err("%s:%s:%d:(pid %d): " format, (dev)->ib_dev.name, __func__,      \
  54         __LINE__, current->pid, ##arg)
  55
  56 #define mlx5_ib_warn(dev, format, arg...)                               \
  57 pr_warn("%s:%s:%d:(pid %d): " format, (dev)->ib_dev.name, __func__,     \
  58         __LINE__, current->pid, ##arg)
  59
  60 #define field_avail(type, fld, sz) (offsetof(type, fld) +               \
  61                                     sizeof(((type *)0)->fld) <= (sz))
  62 #define MLX5_IB_DEFAULT_UIDX 0xffffff
  63 #define MLX5_USER_ASSIGNED_UIDX_MASK __mlx5_mask(qpc, user_index)
  64
  65 enum {
  66         MLX5_IB_MMAP_CMD_SHIFT  = 8,
  67         MLX5_IB_MMAP_CMD_MASK   = 0xff,
  68 };
  69
  70 enum mlx5_ib_mmap_cmd {
  71         MLX5_IB_MMAP_REGULAR_PAGE               = 0,
  72         MLX5_IB_MMAP_GET_CONTIGUOUS_PAGES       = 1,
  73         MLX5_IB_MMAP_WC_PAGE                    = 2,
  74         MLX5_IB_MMAP_NC_PAGE                    = 3,
  75         /* 5 is chosen in order to be compatible with old versions of libmlx5 */
  76         MLX5_IB_MMAP_CORE_CLOCK                 = 5,
  77 };
  78
  79 enum {
  80         MLX5_RES_SCAT_DATA32_CQE        = 0x1,
  81         MLX5_RES_SCAT_DATA64_CQE        = 0x2,
  82         MLX5_REQ_SCAT_DATA32_CQE        = 0x11,
  83         MLX5_REQ_SCAT_DATA64_CQE        = 0x22,
  84 };
  85
  86 enum mlx5_ib_latency_class {
  87         MLX5_IB_LATENCY_CLASS_LOW,
  88         MLX5_IB_LATENCY_CLASS_MEDIUM,
  89         MLX5_IB_LATENCY_CLASS_HIGH,
  90         MLX5_IB_LATENCY_CLASS_FAST_PATH
  91 };
  92
  93 enum mlx5_ib_mad_ifc_flags {
  94         MLX5_MAD_IFC_IGNORE_MKEY        = 1,
  95         MLX5_MAD_IFC_IGNORE_BKEY        = 2,
  96         MLX5_MAD_IFC_NET_VIEW           = 4,
  97 };
  98
  99 enum {
 100         MLX5_CROSS_CHANNEL_UUAR         = 0,
 101 };
 102
 103 enum {
 104         MLX5_CQE_VERSION_V0,
 105         MLX5_CQE_VERSION_V1,
 106 };
 107
 108 struct mlx5_ib_ucontext {
 109         struct ib_ucontext      ibucontext;
 110         struct list_head        db_page_list;
 111
 112         /* protect doorbell record alloc/free
 113          */
 114         struct mutex            db_page_mutex;
 115         struct mlx5_uuar_info   uuari;
 116         u8                      cqe_version;
 117         /* Transport Domain number */
 118         u32                     tdn;
 119 };
 120
 121 static inline struct mlx5_ib_ucontext *to_mucontext(struct ib_ucontext *ibucontext)
 122 {
 123         return container_of(ibucontext, struct mlx5_ib_ucontext, ibucontext);
 124 }
 125
 126 struct mlx5_ib_pd {
 127         struct ib_pd            ibpd;
 128         u32                     pdn;
 129 };
 130
 131 #define MLX5_IB_FLOW_MCAST_PRIO         (MLX5_BY_PASS_NUM_PRIOS - 1)
 132 #define MLX5_IB_FLOW_LAST_PRIO          (MLX5_BY_PASS_NUM_REGULAR_PRIOS - 1)
 133 #if (MLX5_IB_FLOW_LAST_PRIO <= 0)
 134 #error "Invalid number of bypass priorities"
 135 #endif
 136 #define MLX5_IB_FLOW_LEFTOVERS_PRIO     (MLX5_IB_FLOW_MCAST_PRIO + 1)
 137
 138 #define MLX5_IB_NUM_FLOW_FT             (MLX5_IB_FLOW_LEFTOVERS_PRIO + 1)
 139 struct mlx5_ib_flow_prio {
 140         struct mlx5_flow_table          *flow_table;
 141         unsigned int                    refcount;
 142 };
 143
 144 struct mlx5_ib_flow_handler {
 145         struct list_head                list;
 146         struct ib_flow                  ibflow;
 147         unsigned int                    prio;
 148         struct mlx5_flow_rule   *rule;
 149 };
 150
 151 struct mlx5_ib_flow_db {
 152         struct mlx5_ib_flow_prio        prios[MLX5_IB_NUM_FLOW_FT];
 153         /* Protect flow steering bypass flow tables
 154          * when add/del flow rules.
 155          * only single add/removal of flow steering rule could be done
 156          * simultaneously.
 157          */
 158         struct mutex                    lock;
 159 };
 160
 161 /* Use macros here so that don't have to duplicate
 162  * enum ib_send_flags and enum ib_qp_type for low-level driver
 163  */
 164
 165 #define MLX5_IB_SEND_UMR_UNREG  IB_SEND_RESERVED_START
 166 #define MLX5_IB_SEND_UMR_FAIL_IF_FREE (IB_SEND_RESERVED_START << 1)
 167 #define MLX5_IB_SEND_UMR_UPDATE_MTT (IB_SEND_RESERVED_START << 2)
 168
 169 #define MLX5_IB_SEND_UMR_UPDATE_TRANSLATION     (IB_SEND_RESERVED_START << 3)
 170 #define MLX5_IB_SEND_UMR_UPDATE_PD              (IB_SEND_RESERVED_START << 4)
 171 #define MLX5_IB_SEND_UMR_UPDATE_ACCESS          IB_SEND_RESERVED_END
 172
 173 #define MLX5_IB_QPT_REG_UMR     IB_QPT_RESERVED1
 174 /*
 175  * IB_QPT_GSI creates the software wrapper around GSI, and MLX5_IB_QPT_HW_GSI
 176  * creates the actual hardware QP.
 177  */
 178 #define MLX5_IB_QPT_HW_GSI      IB_QPT_RESERVED2
 179 #define MLX5_IB_WR_UMR          IB_WR_RESERVED1
 180
 181 /* Private QP creation flags to be passed in ib_qp_init_attr.create_flags.
 182  *
 183  * These flags are intended for internal use by the mlx5_ib driver, and they
 184  * rely on the range reserved for that use in the ib_qp_create_flags enum.
 185  */
 186
 187 /* Create a UD QP whose source QP number is 1 */
 188 static inline enum ib_qp_create_flags mlx5_ib_create_qp_sqpn_qp1(void)
 189 {
 190         return IB_QP_CREATE_RESERVED_START;
 191 }
 192
 193 struct wr_list {
 194         u16     opcode;
 195         u16     next;
 196 };
 197
 198 struct mlx5_ib_wq {
 199         u64                    *wrid;
 200         u32                    *wr_data;
 201         struct wr_list         *w_list;
 202         unsigned               *wqe_head;
 203         u16                     unsig_count;
 204
 205         /* serialize post to the work queue
 206          */
 207         spinlock_t              lock;
 208         int                     wqe_cnt;
 209         int                     max_post;
 210         int                     max_gs;
 211         int                     offset;
 212         int                     wqe_shift;
 213         unsigned                head;
 214         unsigned                tail;
 215         u16                     cur_post;
 216         u16                     last_poll;
 217         void                   *qend;
 218 };
 219
 220 struct mlx5_ib_rwq {
 221         struct ib_wq            ibwq;
 222         u32                     rqn;
 223         u32                     rq_num_pas;
 224         u32                     log_rq_stride;
 225         u32                     log_rq_size;
 226         u32                     rq_page_offset;
 227         u32                     log_page_size;
 228         struct ib_umem          *umem;
 229         size_t                  buf_size;
 230         unsigned int            page_shift;
 231         int                     create_type;
 232         struct mlx5_db          db;
 233         u32                     user_index;
 234         u32                     wqe_count;
 235         u32                     wqe_shift;
 236         int                     wq_sig;
 237 };
 238
 239 enum {
 240         MLX5_QP_USER,
 241         MLX5_QP_KERNEL,
 242         MLX5_QP_EMPTY
 243 };
 244
 245 enum {
 246         MLX5_WQ_USER,
 247         MLX5_WQ_KERNEL
 248 };
 249
 250 struct mlx5_ib_rwq_ind_table {
 251         struct ib_rwq_ind_table ib_rwq_ind_tbl;
 252         u32                     rqtn;
 253 };
 254
 255 /*
 256  * Connect-IB can trigger up to four concurrent pagefaults
 257  * per-QP.
 258  */
 259 enum mlx5_ib_pagefault_context {
 260         MLX5_IB_PAGEFAULT_RESPONDER_READ,
 261         MLX5_IB_PAGEFAULT_REQUESTOR_READ,
 262         MLX5_IB_PAGEFAULT_RESPONDER_WRITE,
 263         MLX5_IB_PAGEFAULT_REQUESTOR_WRITE,
 264         MLX5_IB_PAGEFAULT_CONTEXTS
 265 };
 266
 267 static inline enum mlx5_ib_pagefault_context
 268         mlx5_ib_get_pagefault_context(struct mlx5_pagefault *pagefault)
 269 {
 270         return pagefault->flags & (MLX5_PFAULT_REQUESTOR | MLX5_PFAULT_WRITE);
 271 }
 272
 273 struct mlx5_ib_pfault {
 274         struct work_struct      work;
 275         struct mlx5_pagefault   mpfault;
 276 };
 277
 278 struct mlx5_ib_ubuffer {
 279         struct ib_umem         *umem;
 280         int                     buf_size;
 281         u64                     buf_addr;
 282 };
 283
 284 struct mlx5_ib_qp_base {
 285         struct mlx5_ib_qp       *container_mibqp;
 286         struct mlx5_core_qp     mqp;
 287         struct mlx5_ib_ubuffer  ubuffer;
 288 };
 289
 290 struct mlx5_ib_qp_trans {
 291         struct mlx5_ib_qp_base  base;
 292         u16                     xrcdn;
 293         u8                      alt_port;
 294         u8                      atomic_rd_en;
 295         u8                      resp_depth;
 296 };
 297
 298 struct mlx5_ib_rss_qp {
 299         u32     tirn;
 300 };
 301
 302 struct mlx5_ib_rq {
 303         struct mlx5_ib_qp_base base;
 304         struct mlx5_ib_wq       *rq;
 305         struct mlx5_ib_ubuffer  ubuffer;
 306         struct mlx5_db          *doorbell;
 307         u32                     tirn;
 308         u8                      state;
 309 };
 310
 311 struct mlx5_ib_sq {
 312         struct mlx5_ib_qp_base base;
 313         struct mlx5_ib_wq       *sq;
 314         struct mlx5_ib_ubuffer  ubuffer;
 315         struct mlx5_db          *doorbell;
 316         u32                     tisn;
 317         u8                      state;
 318 };
 319
 320 struct mlx5_ib_raw_packet_qp {
 321         struct mlx5_ib_sq sq;
 322         struct mlx5_ib_rq rq;
 323 };
 324
 325 struct mlx5_ib_qp {
 326         struct ib_qp            ibqp;
 327         union {
 328                 struct mlx5_ib_qp_trans trans_qp;
 329                 struct mlx5_ib_raw_packet_qp raw_packet_qp;
 330                 struct mlx5_ib_rss_qp rss_qp;
 331         };
 332         struct mlx5_buf         buf;
 333
 334         struct mlx5_db          db;
 335         struct mlx5_ib_wq       rq;
 336
 337         u8                      sq_signal_bits;
 338         u8                      fm_cache;
 339         struct mlx5_ib_wq       sq;
 340
 341         /* serialize qp state modifications
 342          */
 343         struct mutex            mutex;
 344         u32                     flags;
 345         u8                      port;
 346         u8                      state;
 347         int                     wq_sig;
 348         int                     scat_cqe;
 349         int                     max_inline_data;
 350         struct mlx5_bf         *bf;
 351         int                     has_rq;
 352
 353         /* only for user space QPs. For kernel
 354          * we have it from the bf object
 355          */
 356         int                     uuarn;
 357
 358         int                     create_type;
 359
 360         /* Store signature errors */
 361         bool                    signature_en;
 362
 363 #ifdef CONFIG_INFINIBAND_ON_DEMAND_PAGING
 364         /*
 365          * A flag that is true for QP's that are in a state that doesn't
 366          * allow page faults, and shouldn't schedule any more faults.
 367          */
 368         int                     disable_page_faults;
 369         /*
 370          * The disable_page_faults_lock protects a QP's disable_page_faults
 371          * field, allowing for a thread to atomically check whether the QP
 372          * allows page faults, and if so schedule a page fault.
 373          */
 374         spinlock_t              disable_page_faults_lock;
 375         struct mlx5_ib_pfault   pagefaults[MLX5_IB_PAGEFAULT_CONTEXTS];
 376 #endif
 377 };
 378
 379 struct mlx5_ib_cq_buf {
 380         struct mlx5_buf         buf;
 381         struct ib_umem          *umem;
 382         int                     cqe_size;
 383         int                     nent;
 384 };
 385
 386 enum mlx5_ib_qp_flags {
 387         MLX5_IB_QP_LSO                          = IB_QP_CREATE_IPOIB_UD_LSO,
 388         MLX5_IB_QP_BLOCK_MULTICAST_LOOPBACK     = IB_QP_CREATE_BLOCK_MULTICAST_LOOPBACK,
 389         MLX5_IB_QP_CROSS_CHANNEL            = IB_QP_CREATE_CROSS_CHANNEL,
 390         MLX5_IB_QP_MANAGED_SEND             = IB_QP_CREATE_MANAGED_SEND,
 391         MLX5_IB_QP_MANAGED_RECV             = IB_QP_CREATE_MANAGED_RECV,
 392         MLX5_IB_QP_SIGNATURE_HANDLING           = 1 << 5,
 393         /* QP uses 1 as its source QP number */
 394         MLX5_IB_QP_SQPN_QP1                     = 1 << 6,
 395         MLX5_IB_QP_CAP_SCATTER_FCS              = 1 << 7,
 396 };
 397
 398 struct mlx5_umr_wr {
 399         struct ib_send_wr               wr;
 400         union {
 401                 u64                     virt_addr;
 402                 u64                     offset;
 403         } target;
 404         struct ib_pd                   *pd;
 405         unsigned int                    page_shift;
 406         unsigned int                    npages;
 407         u32                             length;
 408         int                             access_flags;
 409         u32                             mkey;
 410 };
 411
 412 static inline struct mlx5_umr_wr *umr_wr(struct ib_send_wr *wr)
 413 {
 414         return container_of(wr, struct mlx5_umr_wr, wr);
 415 }
 416
 417 struct mlx5_shared_mr_info {
 418         int mr_id;
 419         struct ib_umem          *umem;
 420 };
 421
 422 struct mlx5_ib_cq {
 423         struct ib_cq            ibcq;
 424         struct mlx5_core_cq     mcq;
 425         struct mlx5_ib_cq_buf   buf;
 426         struct mlx5_db          db;
 427
 428         /* serialize access to the CQ
 429          */
 430         spinlock_t              lock;
 431
 432         /* protect resize cq
 433          */
 434         struct mutex            resize_mutex;
 435         struct mlx5_ib_cq_buf  *resize_buf;
 436         struct ib_umem         *resize_umem;
 437         int                     cqe_size;
 438         u32                     create_flags;
 439         struct list_head        wc_list;
 440         enum ib_cq_notify_flags notify_flags;
 441         struct work_struct      notify_work;
 442 };
 443
 444 struct mlx5_ib_wc {
 445         struct ib_wc wc;
 446         struct list_head list;
 447 };
 448
 449 struct mlx5_ib_srq {
 450         struct ib_srq           ibsrq;
 451         struct mlx5_core_srq    msrq;
 452         struct mlx5_buf         buf;
 453         struct mlx5_db          db;
 454         u64                    *wrid;
 455         /* protect SRQ hanlding
 456          */
 457         spinlock_t              lock;
 458         int                     head;
 459         int                     tail;
 460         u16                     wqe_ctr;
 461         struct ib_umem         *umem;
 462         /* serialize arming a SRQ
 463          */
 464         struct mutex            mutex;
 465         int                     wq_sig;
 466 };
 467
 468 struct mlx5_ib_xrcd {
 469         struct ib_xrcd          ibxrcd;
 470         u32                     xrcdn;
 471 };
 472
 473 enum mlx5_ib_mtt_access_flags {
 474         MLX5_IB_MTT_READ  = (1 << 0),
 475         MLX5_IB_MTT_WRITE = (1 << 1),
 476 };
 477
 478 #define MLX5_IB_MTT_PRESENT (MLX5_IB_MTT_READ | MLX5_IB_MTT_WRITE)
 479
 480 struct mlx5_ib_mr {
 481         struct ib_mr            ibmr;
 482         void                    *descs;
 483         dma_addr_t              desc_map;
 484         int                     ndescs;
 485         int                     max_descs;
 486         int                     desc_size;
 487         int                     access_mode;
 488         struct mlx5_core_mkey   mmkey;
 489         struct ib_umem         *umem;
 490         struct mlx5_shared_mr_info      *smr_info;
 491         struct list_head        list;
 492         int                     order;
 493         int                     umred;
 494         int                     npages;
 495         struct mlx5_ib_dev     *dev;
 496         struct mlx5_create_mkey_mbox_out out;
 497         struct mlx5_core_sig_ctx    *sig;
 498         int                     live;
 499         void                    *descs_alloc;
 500         int                     access_flags; /* Needed for rereg MR */
 501 };
 502
 503 struct mlx5_ib_mw {
 504         struct ib_mw            ibmw;
 505         struct mlx5_core_mkey   mmkey;
 506 };
 507
 508 struct mlx5_ib_umr_context {
 509         struct ib_cqe           cqe;
 510         enum ib_wc_status       status;
 511         struct completion       done;
 512 };
 513
 514 struct umr_common {
 515         struct ib_pd    *pd;
 516         struct ib_cq    *cq;
 517         struct ib_qp    *qp;
 518         /* control access to UMR QP
 519          */
 520         struct semaphore        sem;
 521 };
 522
 523 enum {
 524         MLX5_FMR_INVALID,
 525         MLX5_FMR_VALID,
 526         MLX5_FMR_BUSY,
 527 };
 528
 529 struct mlx5_cache_ent {
 530         struct list_head        head;
 531         /* sync access to the cahce entry
 532          */
 533         spinlock_t              lock;
 534
 535
 536         struct dentry          *dir;
 537         char                    name[4];
 538         u32                     order;
 539         u32                     size;
 540         u32                     cur;
 541         u32                     miss;
 542         u32                     limit;
 543
 544         struct dentry          *fsize;
 545         struct dentry          *fcur;
 546         struct dentry          *fmiss;
 547         struct dentry          *flimit;
 548
 549         struct mlx5_ib_dev     *dev;
 550         struct work_struct      work;
 551         struct delayed_work     dwork;
 552         int                     pending;
 553 };
 554
 555 struct mlx5_mr_cache {
 556         struct workqueue_struct *wq;
 557         struct mlx5_cache_ent   ent[MAX_MR_CACHE_ENTRIES];
 558         int                     stopped;
 559         struct dentry           *root;
 560         unsigned long           last_add;
 561 };
 562
 563 struct mlx5_ib_gsi_qp;
 564
 565 struct mlx5_ib_port_resources {
 566         struct mlx5_ib_resources *devr;
 567         struct mlx5_ib_gsi_qp *gsi;
 568         struct work_struct pkey_change_work;
 569 };
 570
 571 struct mlx5_ib_resources {
 572         struct ib_cq    *c0;
 573         struct ib_xrcd  *x0;
 574         struct ib_xrcd  *x1;
 575         struct ib_pd    *p0;
 576         struct ib_srq   *s0;
 577         struct ib_srq   *s1;
 578         struct mlx5_ib_port_resources ports[2];
 579         /* Protects changes to the port resources */
 580         struct mutex    mutex;
 581 };
 582
 583 struct mlx5_roce {
 584         /* Protect mlx5_ib_get_netdev from invoking dev_hold() with a NULL
 585          * netdev pointer
 586          */
 587         rwlock_t                netdev_lock;
 588         struct net_device       *netdev;
 589         struct notifier_block   nb;
 590 };
 591
 592 struct mlx5_ib_dev {
 593         struct ib_device                ib_dev;
 594         struct mlx5_core_dev            *mdev;
 595         struct mlx5_roce                roce;
 596         MLX5_DECLARE_DOORBELL_LOCK(uar_lock);
 597         int                             num_ports;
 598         /* serialize update of capability mask
 599          */
 600         struct mutex                    cap_mask_mutex;
 601         bool                            ib_active;
 602         struct umr_common               umrc;
 603         /* sync used page count stats
 604          */
 605         struct mlx5_ib_resources        devr;
 606         struct mlx5_mr_cache            cache;
 607         struct timer_list               delay_timer;
 608         int                             fill_delay;
 609 #ifdef CONFIG_INFINIBAND_ON_DEMAND_PAGING
 610         struct ib_odp_caps      odp_caps;
 611         /*
 612          * Sleepable RCU that prevents destruction of MRs while they are still
 613          * being used by a page fault handler.
 614          */
 615         struct srcu_struct      mr_srcu;
 616 #endif
 617         struct mlx5_ib_flow_db  flow_db;
 618 };
 619
 620 static inline struct mlx5_ib_cq *to_mibcq(struct mlx5_core_cq *mcq)
 621 {
 622         return container_of(mcq, struct mlx5_ib_cq, mcq);
 623 }
 624
 625 static inline struct mlx5_ib_xrcd *to_mxrcd(struct ib_xrcd *ibxrcd)
 626 {
 627         return container_of(ibxrcd, struct mlx5_ib_xrcd, ibxrcd);
 628 }
 629
 630 static inline struct mlx5_ib_dev *to_mdev(struct ib_device *ibdev)
 631 {
 632         return container_of(ibdev, struct mlx5_ib_dev, ib_dev);
 633 }
 634
 635 static inline struct mlx5_ib_cq *to_mcq(struct ib_cq *ibcq)
 636 {
 637         return container_of(ibcq, struct mlx5_ib_cq, ibcq);
 638 }
 639
 640 static inline struct mlx5_ib_qp *to_mibqp(struct mlx5_core_qp *mqp)
 641 {
 642         return container_of(mqp, struct mlx5_ib_qp_base, mqp)->container_mibqp;
 643 }
 644
 645 static inline struct mlx5_ib_mr *to_mibmr(struct mlx5_core_mkey *mmkey)
 646 {
 647         return container_of(mmkey, struct mlx5_ib_mr, mmkey);
 648 }
 649
 650 static inline struct mlx5_ib_pd *to_mpd(struct ib_pd *ibpd)
 651 {
 652         return container_of(ibpd, struct mlx5_ib_pd, ibpd);
 653 }
 654
 655 static inline struct mlx5_ib_srq *to_msrq(struct ib_srq *ibsrq)
 656 {
 657         return container_of(ibsrq, struct mlx5_ib_srq, ibsrq);
 658 }
 659
 660 static inline struct mlx5_ib_qp *to_mqp(struct ib_qp *ibqp)
 661 {
 662         return container_of(ibqp, struct mlx5_ib_qp, ibqp);
 663 }
 664
 665 static inline struct mlx5_ib_rwq *to_mrwq(struct ib_wq *ibwq)
 666 {
 667         return container_of(ibwq, struct mlx5_ib_rwq, ibwq);
 668 }
 669
 670 static inline struct mlx5_ib_rwq_ind_table *to_mrwq_ind_table(struct ib_rwq_ind_table *ib_rwq_ind_tbl)
 671 {
 672         return container_of(ib_rwq_ind_tbl, struct mlx5_ib_rwq_ind_table, ib_rwq_ind_tbl);
 673 }
 674
 675 static inline struct mlx5_ib_srq *to_mibsrq(struct mlx5_core_srq *msrq)
 676 {
 677         return container_of(msrq, struct mlx5_ib_srq, msrq);
 678 }
 679
 680 static inline struct mlx5_ib_mr *to_mmr(struct ib_mr *ibmr)
 681 {
 682         return container_of(ibmr, struct mlx5_ib_mr, ibmr);
 683 }
 684
 685 static inline struct mlx5_ib_mw *to_mmw(struct ib_mw *ibmw)
 686 {
 687         return container_of(ibmw, struct mlx5_ib_mw, ibmw);
 688 }
 689
 690 struct mlx5_ib_ah {
 691         struct ib_ah            ibah;
 692         struct mlx5_av          av;
 693 };
 694
 695 static inline struct mlx5_ib_ah *to_mah(struct ib_ah *ibah)
 696 {
 697         return container_of(ibah, struct mlx5_ib_ah, ibah);
 698 }
 699
 700 int mlx5_ib_db_map_user(struct mlx5_ib_ucontext *context, unsigned long virt,
 701                         struct mlx5_db *db);
 702 void mlx5_ib_db_unmap_user(struct mlx5_ib_ucontext *context, struct mlx5_db *db);
 703 void __mlx5_ib_cq_clean(struct mlx5_ib_cq *cq, u32 qpn, struct mlx5_ib_srq *srq);
 704 void mlx5_ib_cq_clean(struct mlx5_ib_cq *cq, u32 qpn, struct mlx5_ib_srq *srq);
 705 void mlx5_ib_free_srq_wqe(struct mlx5_ib_srq *srq, int wqe_index);
 706 int mlx5_MAD_IFC(struct mlx5_ib_dev *dev, int ignore_mkey, int ignore_bkey,
 707                  u8 port, const struct ib_wc *in_wc, const struct ib_grh *in_grh,
 708                  const void *in_mad, void *response_mad);
 709 struct ib_ah *mlx5_ib_create_ah(struct ib_pd *pd, struct ib_ah_attr *ah_attr);
 710 int mlx5_ib_query_ah(struct ib_ah *ibah, struct ib_ah_attr *ah_attr);
 711 int mlx5_ib_destroy_ah(struct ib_ah *ah);
 712 struct ib_srq *mlx5_ib_create_srq(struct ib_pd *pd,
 713                                   struct ib_srq_init_attr *init_attr,
 714                                   struct ib_udata *udata);
 715 int mlx5_ib_modify_srq(struct ib_srq *ibsrq, struct ib_srq_attr *attr,
 716                        enum ib_srq_attr_mask attr_mask, struct ib_udata *udata);
 717 int mlx5_ib_query_srq(struct ib_srq *ibsrq, struct ib_srq_attr *srq_attr);
 718 int mlx5_ib_destroy_srq(struct ib_srq *srq);
 719 int mlx5_ib_post_srq_recv(struct ib_srq *ibsrq, struct ib_recv_wr *wr,
 720                           struct ib_recv_wr **bad_wr);
 721 struct ib_qp *mlx5_ib_create_qp(struct ib_pd *pd,
 722                                 struct ib_qp_init_attr *init_attr,
 723                                 struct ib_udata *udata);
 724 int mlx5_ib_modify_qp(struct ib_qp *ibqp, struct ib_qp_attr *attr,
 725                       int attr_mask, struct ib_udata *udata);
 726 int mlx5_ib_query_qp(struct ib_qp *ibqp, struct ib_qp_attr *qp_attr, int qp_attr_mask,
 727                      struct ib_qp_init_attr *qp_init_attr);
 728 int mlx5_ib_destroy_qp(struct ib_qp *qp);
 729 int mlx5_ib_post_send(struct ib_qp *ibqp, struct ib_send_wr *wr,
 730                       struct ib_send_wr **bad_wr);
 731 int mlx5_ib_post_recv(struct ib_qp *ibqp, struct ib_recv_wr *wr,
 732                       struct ib_recv_wr **bad_wr);
 733 void *mlx5_get_send_wqe(struct mlx5_ib_qp *qp, int n);
 734 int mlx5_ib_read_user_wqe(struct mlx5_ib_qp *qp, int send, int wqe_index,
 735                           void *buffer, u32 length,
 736                           struct mlx5_ib_qp_base *base);
 737 struct ib_cq *mlx5_ib_create_cq(struct ib_device *ibdev,
 738                                 const struct ib_cq_init_attr *attr,
 739                                 struct ib_ucontext *context,
 740                                 struct ib_udata *udata);
 741 int mlx5_ib_destroy_cq(struct ib_cq *cq);
 742 int mlx5_ib_poll_cq(struct ib_cq *ibcq, int num_entries, struct ib_wc *wc);
 743 int mlx5_ib_arm_cq(struct ib_cq *ibcq, enum ib_cq_notify_flags flags);
 744 int mlx5_ib_modify_cq(struct ib_cq *cq, u16 cq_count, u16 cq_period);
 745 int mlx5_ib_resize_cq(struct ib_cq *ibcq, int entries, struct ib_udata *udata);
 746 struct ib_mr *mlx5_ib_get_dma_mr(struct ib_pd *pd, int acc);
 747 struct ib_mr *mlx5_ib_reg_user_mr(struct ib_pd *pd, u64 start, u64 length,
 748                                   u64 virt_addr, int access_flags,
 749                                   struct ib_udata *udata);
 750 struct ib_mw *mlx5_ib_alloc_mw(struct ib_pd *pd, enum ib_mw_type type,
 751                                struct ib_udata *udata);
 752 int mlx5_ib_dealloc_mw(struct ib_mw *mw);
 753 int mlx5_ib_update_mtt(struct mlx5_ib_mr *mr, u64 start_page_index,
 754                        int npages, int zap);
 755 int mlx5_ib_rereg_user_mr(struct ib_mr *ib_mr, int flags, u64 start,
 756                           u64 length, u64 virt_addr, int access_flags,
 757                           struct ib_pd *pd, struct ib_udata *udata);
 758 int mlx5_ib_dereg_mr(struct ib_mr *ibmr);
 759 struct ib_mr *mlx5_ib_alloc_mr(struct ib_pd *pd,
 760                                enum ib_mr_type mr_type,
 761                                u32 max_num_sg);
 762 int mlx5_ib_map_mr_sg(struct ib_mr *ibmr, struct scatterlist *sg, int sg_nents,
 763                       unsigned int *sg_offset);
 764 int mlx5_ib_process_mad(struct ib_device *ibdev, int mad_flags, u8 port_num,
 765                         const struct ib_wc *in_wc, const struct ib_grh *in_grh,
 766                         const struct ib_mad_hdr *in, size_t in_mad_size,
 767                         struct ib_mad_hdr *out, size_t *out_mad_size,
 768                         u16 *out_mad_pkey_index);
 769 struct ib_xrcd *mlx5_ib_alloc_xrcd(struct ib_device *ibdev,
 770                                           struct ib_ucontext *context,
 771                                           struct ib_udata *udata);
 772 int mlx5_ib_dealloc_xrcd(struct ib_xrcd *xrcd);
 773 int mlx5_ib_get_buf_offset(u64 addr, int page_shift, u32 *offset);
 774 int mlx5_query_ext_port_caps(struct mlx5_ib_dev *dev, u8 port);
 775 int mlx5_query_mad_ifc_smp_attr_node_info(struct ib_device *ibdev,
 776                                           struct ib_smp *out_mad);
 777 int mlx5_query_mad_ifc_system_image_guid(struct ib_device *ibdev,
 778                                          __be64 *sys_image_guid);
 779 int mlx5_query_mad_ifc_max_pkeys(struct ib_device *ibdev,
 780                                  u16 *max_pkeys);
 781 int mlx5_query_mad_ifc_vendor_id(struct ib_device *ibdev,
 782                                  u32 *vendor_id);
 783 int mlx5_query_mad_ifc_node_desc(struct mlx5_ib_dev *dev, char *node_desc);
 784 int mlx5_query_mad_ifc_node_guid(struct mlx5_ib_dev *dev, __be64 *node_guid);
 785 int mlx5_query_mad_ifc_pkey(struct ib_device *ibdev, u8 port, u16 index,
 786                             u16 *pkey);
 787 int mlx5_query_mad_ifc_gids(struct ib_device *ibdev, u8 port, int index,
 788                             union ib_gid *gid);
 789 int mlx5_query_mad_ifc_port(struct ib_device *ibdev, u8 port,
 790                             struct ib_port_attr *props);
 791 int mlx5_ib_query_port(struct ib_device *ibdev, u8 port,
 792                        struct ib_port_attr *props);
 793 int mlx5_ib_init_fmr(struct mlx5_ib_dev *dev);
 794 void mlx5_ib_cleanup_fmr(struct mlx5_ib_dev *dev);
 795 void mlx5_ib_cont_pages(struct ib_umem *umem, u64 addr, int *count, int *shift,
 796                         int *ncont, int *order);
 797 void __mlx5_ib_populate_pas(struct mlx5_ib_dev *dev, struct ib_umem *umem,
 798                             int page_shift, size_t offset, size_t num_pages,
 799                             __be64 *pas, int access_flags);
 800 void mlx5_ib_populate_pas(struct mlx5_ib_dev *dev, struct ib_umem *umem,
 801                           int page_shift, __be64 *pas, int access_flags);
 802 void mlx5_ib_copy_pas(u64 *old, u64 *new, int step, int num);
 803 int mlx5_ib_get_cqe_size(struct mlx5_ib_dev *dev, struct ib_cq *ibcq);
 804 int mlx5_mr_cache_init(struct mlx5_ib_dev *dev);
 805 int mlx5_mr_cache_cleanup(struct mlx5_ib_dev *dev);
 806 int mlx5_mr_ib_cont_pages(struct ib_umem *umem, u64 addr, int *count, int *shift);
 807 int mlx5_ib_check_mr_status(struct ib_mr *ibmr, u32 check_mask,
 808                             struct ib_mr_status *mr_status);
 809 struct ib_wq *mlx5_ib_create_wq(struct ib_pd *pd,
 810                                 struct ib_wq_init_attr *init_attr,
 811                                 struct ib_udata *udata);
 812 int mlx5_ib_destroy_wq(struct ib_wq *wq);
 813 int mlx5_ib_modify_wq(struct ib_wq *wq, struct ib_wq_attr *wq_attr,
 814                       u32 wq_attr_mask, struct ib_udata *udata);
 815 struct ib_rwq_ind_table *mlx5_ib_create_rwq_ind_table(struct ib_device *device,
 816                                                       struct ib_rwq_ind_table_init_attr *init_attr,
 817                                                       struct ib_udata *udata);
 818 int mlx5_ib_destroy_rwq_ind_table(struct ib_rwq_ind_table *wq_ind_table);
 819
 820 #ifdef CONFIG_INFINIBAND_ON_DEMAND_PAGING
 821 extern struct workqueue_struct *mlx5_ib_page_fault_wq;
 822
 823 void mlx5_ib_internal_fill_odp_caps(struct mlx5_ib_dev *dev);
 824 void mlx5_ib_mr_pfault_handler(struct mlx5_ib_qp *qp,
 825                                struct mlx5_ib_pfault *pfault);
 826 void mlx5_ib_odp_create_qp(struct mlx5_ib_qp *qp);
 827 int mlx5_ib_odp_init_one(struct mlx5_ib_dev *ibdev);
 828 void mlx5_ib_odp_remove_one(struct mlx5_ib_dev *ibdev);
 829 int __init mlx5_ib_odp_init(void);
 830 void mlx5_ib_odp_cleanup(void);
 831 void mlx5_ib_qp_disable_pagefaults(struct mlx5_ib_qp *qp);
 832 void mlx5_ib_qp_enable_pagefaults(struct mlx5_ib_qp *qp);
 833 void mlx5_ib_invalidate_range(struct ib_umem *umem, unsigned long start,
 834                               unsigned long end);
 835 #else /* CONFIG_INFINIBAND_ON_DEMAND_PAGING */
 836 static inline void mlx5_ib_internal_fill_odp_caps(struct mlx5_ib_dev *dev)
 837 {
 838         return;
 839 }
 840
 841 static inline void mlx5_ib_odp_create_qp(struct mlx5_ib_qp *qp)         {}
 842 static inline int mlx5_ib_odp_init_one(struct mlx5_ib_dev *ibdev) { return 0; }
 843 static inline void mlx5_ib_odp_remove_one(struct mlx5_ib_dev *ibdev)    {}
 844 static inline int mlx5_ib_odp_init(void) { return 0; }
 845 static inline void mlx5_ib_odp_cleanup(void)                            {}
 846 static inline void mlx5_ib_qp_disable_pagefaults(struct mlx5_ib_qp *qp) {}
 847 static inline void mlx5_ib_qp_enable_pagefaults(struct mlx5_ib_qp *qp)  {}
 848
 849 #endif /* CONFIG_INFINIBAND_ON_DEMAND_PAGING */
 850
 851 int mlx5_ib_get_vf_config(struct ib_device *device, int vf,
 852                           u8 port, struct ifla_vf_info *info);
 853 int mlx5_ib_set_vf_link_state(struct ib_device *device, int vf,
 854                               u8 port, int state);
 855 int mlx5_ib_get_vf_stats(struct ib_device *device, int vf,
 856                          u8 port, struct ifla_vf_stats *stats);
 857 int mlx5_ib_set_vf_guid(struct ib_device *device, int vf, u8 port,
 858                         u64 guid, int type);
 859
 860 __be16 mlx5_get_roce_udp_sport(struct mlx5_ib_dev *dev, u8 port_num,
 861                                int index);
 862
 863 /* GSI QP helper functions */
 864 struct ib_qp *mlx5_ib_gsi_create_qp(struct ib_pd *pd,
 865                                     struct ib_qp_init_attr *init_attr);
 866 int mlx5_ib_gsi_destroy_qp(struct ib_qp *qp);
 867 int mlx5_ib_gsi_modify_qp(struct ib_qp *qp, struct ib_qp_attr *attr,
 868                           int attr_mask);
 869 int mlx5_ib_gsi_query_qp(struct ib_qp *qp, struct ib_qp_attr *qp_attr,
 870                          int qp_attr_mask,
 871                          struct ib_qp_init_attr *qp_init_attr);
 872 int mlx5_ib_gsi_post_send(struct ib_qp *qp, struct ib_send_wr *wr,
 873                           struct ib_send_wr **bad_wr);
 874 int mlx5_ib_gsi_post_recv(struct ib_qp *qp, struct ib_recv_wr *wr,
 875                           struct ib_recv_wr **bad_wr);
 876 void mlx5_ib_gsi_pkey_change(struct mlx5_ib_gsi_qp *gsi);
 877
 878 int mlx5_ib_generate_wc(struct ib_cq *ibcq, struct ib_wc *wc);
 879
 880 static inline void init_query_mad(struct ib_smp *mad)
 881 {
 882         mad->base_version  = 1;
 883         mad->mgmt_class    = IB_MGMT_CLASS_SUBN_LID_ROUTED;
 884         mad->class_version = 1;
 885         mad->method        = IB_MGMT_METHOD_GET;
 886 }
 887
 888 static inline u8 convert_access(int acc)
 889 {
 890         return (acc & IB_ACCESS_REMOTE_ATOMIC ? MLX5_PERM_ATOMIC       : 0) |
 891                (acc & IB_ACCESS_REMOTE_WRITE  ? MLX5_PERM_REMOTE_WRITE : 0) |
 892                (acc & IB_ACCESS_REMOTE_READ   ? MLX5_PERM_REMOTE_READ  : 0) |
 893                (acc & IB_ACCESS_LOCAL_WRITE   ? MLX5_PERM_LOCAL_WRITE  : 0) |
 894                MLX5_PERM_LOCAL_READ;
 895 }
 896
 897 static inline int is_qp1(enum ib_qp_type qp_type)
 898 {
 899         return qp_type == MLX5_IB_QPT_HW_GSI;
 900 }
 901
 902 #define MLX5_MAX_UMR_SHIFT 16
 903 #define MLX5_MAX_UMR_PAGES (1 << MLX5_MAX_UMR_SHIFT)
 904
 905 static inline u32 check_cq_create_flags(u32 flags)
 906 {
 907         /*
 908          * It returns non-zero value for unsupported CQ
 909          * create flags, otherwise it returns zero.
 910          */
 911         return (flags & ~(IB_CQ_FLAGS_IGNORE_OVERRUN |
 912                           IB_CQ_FLAGS_TIMESTAMP_COMPLETION));
 913 }
 914
 915 static inline int verify_assign_uidx(u8 cqe_version, u32 cmd_uidx,
 916                                      u32 *user_index)
 917 {
 918         if (cqe_version) {
 919                 if ((cmd_uidx == MLX5_IB_DEFAULT_UIDX) ||
 920                     (cmd_uidx & ~MLX5_USER_ASSIGNED_UIDX_MASK))
 921                         return -EINVAL;
 922                 *user_index = cmd_uidx;
 923         } else {
 924                 *user_index = MLX5_IB_DEFAULT_UIDX;
 925         }
 926
 927         return 0;
 928 }
 929 #endif /* MLX5_IB_H */