drivers/media/platform/s5p-mfc/s5p_mfc.c

   1 /*
   2  * Samsung S5P Multi Format Codec v 5.1
   3  *
   4  * Copyright (c) 2011 Samsung Electronics Co., Ltd.
   5  * Kamil Debski, <k.debski@samsung.com>
   6  *
   7  * This program is free software; you can redistribute it and/or modify
   8  * it under the terms of the GNU General Public License as published by
   9  * the Free Software Foundation; either version 2 of the License, or
  10  * (at your option) any later version.
  11  */
  12
  13 #include <linux/clk.h>
  14 #include <linux/delay.h>
  15 #include <linux/interrupt.h>
  16 #include <linux/io.h>
  17 #include <linux/module.h>
  18 #include <linux/platform_device.h>
  19 #include <linux/sched.h>
  20 #include <linux/slab.h>
  21 #include <linux/videodev2.h>
  22 #include <media/v4l2-event.h>
  23 #include <linux/workqueue.h>
  24 #include <linux/of.h>
  25 #include <linux/of_reserved_mem.h>
  26 #include <media/videobuf2-v4l2.h>
  27 #include "s5p_mfc_common.h"
  28 #include "s5p_mfc_ctrl.h"
  29 #include "s5p_mfc_debug.h"
  30 #include "s5p_mfc_dec.h"
  31 #include "s5p_mfc_enc.h"
  32 #include "s5p_mfc_intr.h"
  33 #include "s5p_mfc_iommu.h"
  34 #include "s5p_mfc_opr.h"
  35 #include "s5p_mfc_cmd.h"
  36 #include "s5p_mfc_pm.h"
  37
  38 #define S5P_MFC_NAME            "s5p-mfc"
  39 #define S5P_MFC_DEC_NAME        "s5p-mfc-dec"
  40 #define S5P_MFC_ENC_NAME        "s5p-mfc-enc"
  41
  42 int mfc_debug_level;
  43 module_param_named(debug, mfc_debug_level, int, S_IRUGO | S_IWUSR);
  44 MODULE_PARM_DESC(debug, "Debug level - higher value produces more verbose messages");
  45
  46 /* Helper functions for interrupt processing */
  47
  48 /* Remove from hw execution round robin */
  49 void clear_work_bit(struct s5p_mfc_ctx *ctx)
  50 {
  51         struct s5p_mfc_dev *dev = ctx->dev;
  52
  53         spin_lock(&dev->condlock);
  54         __clear_bit(ctx->num, &dev->ctx_work_bits);
  55         spin_unlock(&dev->condlock);
  56 }
  57
  58 /* Add to hw execution round robin */
  59 void set_work_bit(struct s5p_mfc_ctx *ctx)
  60 {
  61         struct s5p_mfc_dev *dev = ctx->dev;
  62
  63         spin_lock(&dev->condlock);
  64         __set_bit(ctx->num, &dev->ctx_work_bits);
  65         spin_unlock(&dev->condlock);
  66 }
  67
  68 /* Remove from hw execution round robin */
  69 void clear_work_bit_irqsave(struct s5p_mfc_ctx *ctx)
  70 {
  71         struct s5p_mfc_dev *dev = ctx->dev;
  72         unsigned long flags;
  73
  74         spin_lock_irqsave(&dev->condlock, flags);
  75         __clear_bit(ctx->num, &dev->ctx_work_bits);
  76         spin_unlock_irqrestore(&dev->condlock, flags);
  77 }
  78
  79 /* Add to hw execution round robin */
  80 void set_work_bit_irqsave(struct s5p_mfc_ctx *ctx)
  81 {
  82         struct s5p_mfc_dev *dev = ctx->dev;
  83         unsigned long flags;
  84
  85         spin_lock_irqsave(&dev->condlock, flags);
  86         __set_bit(ctx->num, &dev->ctx_work_bits);
  87         spin_unlock_irqrestore(&dev->condlock, flags);
  88 }
  89
  90 int s5p_mfc_get_new_ctx(struct s5p_mfc_dev *dev)
  91 {
  92         unsigned long flags;
  93         int ctx;
  94
  95         spin_lock_irqsave(&dev->condlock, flags);
  96         ctx = dev->curr_ctx;
  97         do {
  98                 ctx = (ctx + 1) % MFC_NUM_CONTEXTS;
  99                 if (ctx == dev->curr_ctx) {
 100                         if (!test_bit(ctx, &dev->ctx_work_bits))
 101                                 ctx = -EAGAIN;
 102                         break;
 103                 }
 104         } while (!test_bit(ctx, &dev->ctx_work_bits));
 105         spin_unlock_irqrestore(&dev->condlock, flags);
 106
 107         return ctx;
 108 }
 109
 110 /* Wake up context wait_queue */
 111 static void wake_up_ctx(struct s5p_mfc_ctx *ctx, unsigned int reason,
 112                         unsigned int err)
 113 {
 114         ctx->int_cond = 1;
 115         ctx->int_type = reason;
 116         ctx->int_err = err;
 117         wake_up(&ctx->queue);
 118 }
 119
 120 /* Wake up device wait_queue */
 121 static void wake_up_dev(struct s5p_mfc_dev *dev, unsigned int reason,
 122                         unsigned int err)
 123 {
 124         dev->int_cond = 1;
 125         dev->int_type = reason;
 126         dev->int_err = err;
 127         wake_up(&dev->queue);
 128 }
 129
 130 void s5p_mfc_cleanup_queue(struct list_head *lh, struct vb2_queue *vq)
 131 {
 132         struct s5p_mfc_buf *b;
 133         int i;
 134
 135         while (!list_empty(lh)) {
 136                 b = list_entry(lh->next, struct s5p_mfc_buf, list);
 137                 for (i = 0; i < b->b->vb2_buf.num_planes; i++)
 138                         vb2_set_plane_payload(&b->b->vb2_buf, i, 0);
 139                 vb2_buffer_done(&b->b->vb2_buf, VB2_BUF_STATE_ERROR);
 140                 list_del(&b->list);
 141         }
 142 }
 143
 144 static void s5p_mfc_watchdog(unsigned long arg)
 145 {
 146         struct s5p_mfc_dev *dev = (struct s5p_mfc_dev *)arg;
 147
 148         if (test_bit(0, &dev->hw_lock))
 149                 atomic_inc(&dev->watchdog_cnt);
 150         if (atomic_read(&dev->watchdog_cnt) >= MFC_WATCHDOG_CNT) {
 151                 /* This means that hw is busy and no interrupts were
 152                  * generated by hw for the Nth time of running this
 153                  * watchdog timer. This usually means a serious hw
 154                  * error. Now it is time to kill all instances and
 155                  * reset the MFC. */
 156                 mfc_err("Time out during waiting for HW\n");
 157                 queue_work(dev->watchdog_workqueue, &dev->watchdog_work);
 158         }
 159         dev->watchdog_timer.expires = jiffies +
 160                                         msecs_to_jiffies(MFC_WATCHDOG_INTERVAL);
 161         add_timer(&dev->watchdog_timer);
 162 }
 163
 164 static void s5p_mfc_watchdog_worker(struct work_struct *work)
 165 {
 166         struct s5p_mfc_dev *dev;
 167         struct s5p_mfc_ctx *ctx;
 168         unsigned long flags;
 169         int mutex_locked;
 170         int i, ret;
 171
 172         dev = container_of(work, struct s5p_mfc_dev, watchdog_work);
 173
 174         mfc_err("Driver timeout error handling\n");
 175         /* Lock the mutex that protects open and release.
 176          * This is necessary as they may load and unload firmware. */
 177         mutex_locked = mutex_trylock(&dev->mfc_mutex);
 178         if (!mutex_locked)
 179                 mfc_err("Error: some instance may be closing/opening\n");
 180         spin_lock_irqsave(&dev->irqlock, flags);
 181
 182         s5p_mfc_clock_off();
 183
 184         for (i = 0; i < MFC_NUM_CONTEXTS; i++) {
 185                 ctx = dev->ctx[i];
 186                 if (!ctx)
 187                         continue;
 188                 ctx->state = MFCINST_ERROR;
 189                 s5p_mfc_cleanup_queue(&ctx->dst_queue, &ctx->vq_dst);
 190                 s5p_mfc_cleanup_queue(&ctx->src_queue, &ctx->vq_src);
 191                 clear_work_bit(ctx);
 192                 wake_up_ctx(ctx, S5P_MFC_R2H_CMD_ERR_RET, 0);
 193         }
 194         clear_bit(0, &dev->hw_lock);
 195         spin_unlock_irqrestore(&dev->irqlock, flags);
 196
 197         /* De-init MFC */
 198         s5p_mfc_deinit_hw(dev);
 199
 200         /* Double check if there is at least one instance running.
 201          * If no instance is in memory than no firmware should be present */
 202         if (dev->num_inst > 0) {
 203                 ret = s5p_mfc_load_firmware(dev);
 204                 if (ret) {
 205                         mfc_err("Failed to reload FW\n");
 206                         goto unlock;
 207                 }
 208                 s5p_mfc_clock_on();
 209                 ret = s5p_mfc_init_hw(dev);
 210                 if (ret)
 211                         mfc_err("Failed to reinit FW\n");
 212         }
 213 unlock:
 214         if (mutex_locked)
 215                 mutex_unlock(&dev->mfc_mutex);
 216 }
 217
 218 static void s5p_mfc_handle_frame_all_extracted(struct s5p_mfc_ctx *ctx)
 219 {
 220         struct s5p_mfc_buf *dst_buf;
 221         struct s5p_mfc_dev *dev = ctx->dev;
 222
 223         ctx->state = MFCINST_FINISHED;
 224         ctx->sequence++;
 225         while (!list_empty(&ctx->dst_queue)) {
 226                 dst_buf = list_entry(ctx->dst_queue.next,
 227                                      struct s5p_mfc_buf, list);
 228                 mfc_debug(2, "Cleaning up buffer: %d\n",
 229                                           dst_buf->b->vb2_buf.index);
 230                 vb2_set_plane_payload(&dst_buf->b->vb2_buf, 0, 0);
 231                 vb2_set_plane_payload(&dst_buf->b->vb2_buf, 1, 0);
 232                 list_del(&dst_buf->list);
 233                 dst_buf->flags |= MFC_BUF_FLAG_EOS;
 234                 ctx->dst_queue_cnt--;
 235                 dst_buf->b->sequence = (ctx->sequence++);
 236
 237                 if (s5p_mfc_hw_call(dev->mfc_ops, get_pic_type_top, ctx) ==
 238                         s5p_mfc_hw_call(dev->mfc_ops, get_pic_type_bot, ctx))
 239                         dst_buf->b->field = V4L2_FIELD_NONE;
 240                 else
 241                         dst_buf->b->field = V4L2_FIELD_INTERLACED;
 242                 dst_buf->b->flags |= V4L2_BUF_FLAG_LAST;
 243
 244                 ctx->dec_dst_flag &= ~(1 << dst_buf->b->vb2_buf.index);
 245                 vb2_buffer_done(&dst_buf->b->vb2_buf, VB2_BUF_STATE_DONE);
 246         }
 247 }
 248
 249 static void s5p_mfc_handle_frame_copy_time(struct s5p_mfc_ctx *ctx)
 250 {
 251         struct s5p_mfc_dev *dev = ctx->dev;
 252         struct s5p_mfc_buf  *dst_buf, *src_buf;
 253         size_t dec_y_addr;
 254         unsigned int frame_type;
 255
 256         /* Make sure we actually have a new frame before continuing. */
 257         frame_type = s5p_mfc_hw_call(dev->mfc_ops, get_dec_frame_type, dev);
 258         if (frame_type == S5P_FIMV_DECODE_FRAME_SKIPPED)
 259                 return;
 260         dec_y_addr = s5p_mfc_hw_call(dev->mfc_ops, get_dec_y_adr, dev);
 261
 262         /* Copy timestamp / timecode from decoded src to dst and set
 263            appropriate flags. */
 264         src_buf = list_entry(ctx->src_queue.next, struct s5p_mfc_buf, list);
 265         list_for_each_entry(dst_buf, &ctx->dst_queue, list) {
 266                 if (vb2_dma_contig_plane_dma_addr(&dst_buf->b->vb2_buf, 0)
 267                                 == dec_y_addr) {
 268                         dst_buf->b->timecode =
 269                                                 src_buf->b->timecode;
 270                         dst_buf->b->vb2_buf.timestamp =
 271                                                 src_buf->b->vb2_buf.timestamp;
 272                         dst_buf->b->flags &=
 273                                 ~V4L2_BUF_FLAG_TSTAMP_SRC_MASK;
 274                         dst_buf->b->flags |=
 275                                 src_buf->b->flags
 276                                 & V4L2_BUF_FLAG_TSTAMP_SRC_MASK;
 277                         switch (frame_type) {
 278                         case S5P_FIMV_DECODE_FRAME_I_FRAME:
 279                                 dst_buf->b->flags |=
 280                                                 V4L2_BUF_FLAG_KEYFRAME;
 281                                 break;
 282                         case S5P_FIMV_DECODE_FRAME_P_FRAME:
 283                                 dst_buf->b->flags |=
 284                                                 V4L2_BUF_FLAG_PFRAME;
 285                                 break;
 286                         case S5P_FIMV_DECODE_FRAME_B_FRAME:
 287                                 dst_buf->b->flags |=
 288                                                 V4L2_BUF_FLAG_BFRAME;
 289                                 break;
 290                         default:
 291                                 /* Don't know how to handle
 292                                    S5P_FIMV_DECODE_FRAME_OTHER_FRAME. */
 293                                 mfc_debug(2, "Unexpected frame type: %d\n",
 294                                                 frame_type);
 295                         }
 296                         break;
 297                 }
 298         }
 299 }
 300
 301 static void s5p_mfc_handle_frame_new(struct s5p_mfc_ctx *ctx, unsigned int err)
 302 {
 303         struct s5p_mfc_dev *dev = ctx->dev;
 304         struct s5p_mfc_buf  *dst_buf;
 305         size_t dspl_y_addr;
 306         unsigned int frame_type;
 307
 308         dspl_y_addr = s5p_mfc_hw_call(dev->mfc_ops, get_dspl_y_adr, dev);
 309         if (IS_MFCV6_PLUS(dev))
 310                 frame_type = s5p_mfc_hw_call(dev->mfc_ops,
 311                         get_disp_frame_type, ctx);
 312         else
 313                 frame_type = s5p_mfc_hw_call(dev->mfc_ops,
 314                         get_dec_frame_type, dev);
 315
 316         /* If frame is same as previous then skip and do not dequeue */
 317         if (frame_type == S5P_FIMV_DECODE_FRAME_SKIPPED) {
 318                 if (!ctx->after_packed_pb)
 319                         ctx->sequence++;
 320                 ctx->after_packed_pb = 0;
 321                 return;
 322         }
 323         ctx->sequence++;
 324         /* The MFC returns address of the buffer, now we have to
 325          * check which videobuf does it correspond to */
 326         list_for_each_entry(dst_buf, &ctx->dst_queue, list) {
 327                 /* Check if this is the buffer we're looking for */
 328                 if (vb2_dma_contig_plane_dma_addr(&dst_buf->b->vb2_buf, 0)
 329                                 == dspl_y_addr) {
 330                         list_del(&dst_buf->list);
 331                         ctx->dst_queue_cnt--;
 332                         dst_buf->b->sequence = ctx->sequence;
 333                         if (s5p_mfc_hw_call(dev->mfc_ops,
 334                                         get_pic_type_top, ctx) ==
 335                                 s5p_mfc_hw_call(dev->mfc_ops,
 336                                         get_pic_type_bot, ctx))
 337                                 dst_buf->b->field = V4L2_FIELD_NONE;
 338                         else
 339                                 dst_buf->b->field =
 340                                                         V4L2_FIELD_INTERLACED;
 341                         vb2_set_plane_payload(&dst_buf->b->vb2_buf, 0,
 342                                                 ctx->luma_size);
 343                         vb2_set_plane_payload(&dst_buf->b->vb2_buf, 1,
 344                                                 ctx->chroma_size);
 345                         clear_bit(dst_buf->b->vb2_buf.index,
 346                                                         &ctx->dec_dst_flag);
 347
 348                         vb2_buffer_done(&dst_buf->b->vb2_buf, err ?
 349                                 VB2_BUF_STATE_ERROR : VB2_BUF_STATE_DONE);
 350
 351                         break;
 352                 }
 353         }
 354 }
 355
 356 /* Handle frame decoding interrupt */
 357 static void s5p_mfc_handle_frame(struct s5p_mfc_ctx *ctx,
 358                                         unsigned int reason, unsigned int err)
 359 {
 360         struct s5p_mfc_dev *dev = ctx->dev;
 361         unsigned int dst_frame_status;
 362         unsigned int dec_frame_status;
 363         struct s5p_mfc_buf *src_buf;
 364         unsigned int res_change;
 365
 366         dst_frame_status = s5p_mfc_hw_call(dev->mfc_ops, get_dspl_status, dev)
 367                                 & S5P_FIMV_DEC_STATUS_DECODING_STATUS_MASK;
 368         dec_frame_status = s5p_mfc_hw_call(dev->mfc_ops, get_dec_status, dev)
 369                                 & S5P_FIMV_DEC_STATUS_DECODING_STATUS_MASK;
 370         res_change = (s5p_mfc_hw_call(dev->mfc_ops, get_dspl_status, dev)
 371                                 & S5P_FIMV_DEC_STATUS_RESOLUTION_MASK)
 372                                 >> S5P_FIMV_DEC_STATUS_RESOLUTION_SHIFT;
 373         mfc_debug(2, "Frame Status: %x\n", dst_frame_status);
 374         if (ctx->state == MFCINST_RES_CHANGE_INIT)
 375                 ctx->state = MFCINST_RES_CHANGE_FLUSH;
 376         if (res_change == S5P_FIMV_RES_INCREASE ||
 377                 res_change == S5P_FIMV_RES_DECREASE) {
 378                 ctx->state = MFCINST_RES_CHANGE_INIT;
 379                 s5p_mfc_hw_call(dev->mfc_ops, clear_int_flags, dev);
 380                 wake_up_ctx(ctx, reason, err);
 381                 WARN_ON(test_and_clear_bit(0, &dev->hw_lock) == 0);
 382                 s5p_mfc_clock_off();
 383                 s5p_mfc_hw_call(dev->mfc_ops, try_run, dev);
 384                 return;
 385         }
 386         if (ctx->dpb_flush_flag)
 387                 ctx->dpb_flush_flag = 0;
 388
 389         /* All frames remaining in the buffer have been extracted  */
 390         if (dst_frame_status == S5P_FIMV_DEC_STATUS_DECODING_EMPTY) {
 391                 if (ctx->state == MFCINST_RES_CHANGE_FLUSH) {
 392                         static const struct v4l2_event ev_src_ch = {
 393                                 .type = V4L2_EVENT_SOURCE_CHANGE,
 394                                 .u.src_change.changes =
 395                                         V4L2_EVENT_SRC_CH_RESOLUTION,
 396                         };
 397
 398                         s5p_mfc_handle_frame_all_extracted(ctx);
 399                         ctx->state = MFCINST_RES_CHANGE_END;
 400                         v4l2_event_queue_fh(&ctx->fh, &ev_src_ch);
 401
 402                         goto leave_handle_frame;
 403                 } else {
 404                         s5p_mfc_handle_frame_all_extracted(ctx);
 405                 }
 406         }
 407
 408         if (dec_frame_status == S5P_FIMV_DEC_STATUS_DECODING_DISPLAY)
 409                 s5p_mfc_handle_frame_copy_time(ctx);
 410
 411         /* A frame has been decoded and is in the buffer  */
 412         if (dst_frame_status == S5P_FIMV_DEC_STATUS_DISPLAY_ONLY ||
 413             dst_frame_status == S5P_FIMV_DEC_STATUS_DECODING_DISPLAY) {
 414                 s5p_mfc_handle_frame_new(ctx, err);
 415         } else {
 416                 mfc_debug(2, "No frame decode\n");
 417         }
 418         /* Mark source buffer as complete */
 419         if (dst_frame_status != S5P_FIMV_DEC_STATUS_DISPLAY_ONLY
 420                 && !list_empty(&ctx->src_queue)) {
 421                 src_buf = list_entry(ctx->src_queue.next, struct s5p_mfc_buf,
 422                                                                 list);
 423                 ctx->consumed_stream += s5p_mfc_hw_call(dev->mfc_ops,
 424                                                 get_consumed_stream, dev);
 425                 if (ctx->codec_mode != S5P_MFC_CODEC_H264_DEC &&
 426                         ctx->codec_mode != S5P_MFC_CODEC_VP8_DEC &&
 427                         ctx->consumed_stream + STUFF_BYTE <
 428                         src_buf->b->vb2_buf.planes[0].bytesused) {
 429                         /* Run MFC again on the same buffer */
 430                         mfc_debug(2, "Running again the same buffer\n");
 431                         ctx->after_packed_pb = 1;
 432                 } else {
 433                         mfc_debug(2, "MFC needs next buffer\n");
 434                         ctx->consumed_stream = 0;
 435                         if (src_buf->flags & MFC_BUF_FLAG_EOS)
 436                                 ctx->state = MFCINST_FINISHING;
 437                         list_del(&src_buf->list);
 438                         ctx->src_queue_cnt--;
 439                         if (s5p_mfc_hw_call(dev->mfc_ops, err_dec, err) > 0)
 440                                 vb2_buffer_done(&src_buf->b->vb2_buf,
 441                                                 VB2_BUF_STATE_ERROR);
 442                         else
 443                                 vb2_buffer_done(&src_buf->b->vb2_buf,
 444                                                 VB2_BUF_STATE_DONE);
 445                 }
 446         }
 447 leave_handle_frame:
 448         if ((ctx->src_queue_cnt == 0 && ctx->state != MFCINST_FINISHING)
 449                                     || ctx->dst_queue_cnt < ctx->pb_count)
 450                 clear_work_bit(ctx);
 451         s5p_mfc_hw_call(dev->mfc_ops, clear_int_flags, dev);
 452         wake_up_ctx(ctx, reason, err);
 453         WARN_ON(test_and_clear_bit(0, &dev->hw_lock) == 0);
 454         s5p_mfc_clock_off();
 455         /* if suspending, wake up device and do not try_run again*/
 456         if (test_bit(0, &dev->enter_suspend))
 457                 wake_up_dev(dev, reason, err);
 458         else
 459                 s5p_mfc_hw_call(dev->mfc_ops, try_run, dev);
 460 }
 461
 462 /* Error handling for interrupt */
 463 static void s5p_mfc_handle_error(struct s5p_mfc_dev *dev,
 464                 struct s5p_mfc_ctx *ctx, unsigned int reason, unsigned int err)
 465 {
 466         mfc_err("Interrupt Error: %08x\n", err);
 467
 468         if (ctx != NULL) {
 469                 /* Error recovery is dependent on the state of context */
 470                 switch (ctx->state) {
 471                 case MFCINST_RES_CHANGE_INIT:
 472                 case MFCINST_RES_CHANGE_FLUSH:
 473                 case MFCINST_RES_CHANGE_END:
 474                 case MFCINST_FINISHING:
 475                 case MFCINST_FINISHED:
 476                 case MFCINST_RUNNING:
 477                         /* It is highly probable that an error occurred
 478                          * while decoding a frame */
 479                         clear_work_bit(ctx);
 480                         ctx->state = MFCINST_ERROR;
 481                         /* Mark all dst buffers as having an error */
 482                         s5p_mfc_cleanup_queue(&ctx->dst_queue, &ctx->vq_dst);
 483                         /* Mark all src buffers as having an error */
 484                         s5p_mfc_cleanup_queue(&ctx->src_queue, &ctx->vq_src);
 485                         wake_up_ctx(ctx, reason, err);
 486                         break;
 487                 default:
 488                         clear_work_bit(ctx);
 489                         ctx->state = MFCINST_ERROR;
 490                         wake_up_ctx(ctx, reason, err);
 491                         break;
 492                 }
 493         }
 494         WARN_ON(test_and_clear_bit(0, &dev->hw_lock) == 0);
 495         s5p_mfc_hw_call(dev->mfc_ops, clear_int_flags, dev);
 496         s5p_mfc_clock_off();
 497         wake_up_dev(dev, reason, err);
 498         return;
 499 }
 500
 501 /* Header parsing interrupt handling */
 502 static void s5p_mfc_handle_seq_done(struct s5p_mfc_ctx *ctx,
 503                                  unsigned int reason, unsigned int err)
 504 {
 505         struct s5p_mfc_dev *dev;
 506
 507         if (ctx == NULL)
 508                 return;
 509         dev = ctx->dev;
 510         if (ctx->c_ops->post_seq_start) {
 511                 if (ctx->c_ops->post_seq_start(ctx))
 512                         mfc_err("post_seq_start() failed\n");
 513         } else {
 514                 ctx->img_width = s5p_mfc_hw_call(dev->mfc_ops, get_img_width,
 515                                 dev);
 516                 ctx->img_height = s5p_mfc_hw_call(dev->mfc_ops, get_img_height,
 517                                 dev);
 518
 519                 s5p_mfc_hw_call(dev->mfc_ops, dec_calc_dpb_size, ctx);
 520
 521                 ctx->pb_count = s5p_mfc_hw_call(dev->mfc_ops, get_dpb_count,
 522                                 dev);
 523                 ctx->mv_count = s5p_mfc_hw_call(dev->mfc_ops, get_mv_count,
 524                                 dev);
 525                 if (ctx->img_width == 0 || ctx->img_height == 0)
 526                         ctx->state = MFCINST_ERROR;
 527                 else
 528                         ctx->state = MFCINST_HEAD_PARSED;
 529
 530                 if ((ctx->codec_mode == S5P_MFC_CODEC_H264_DEC ||
 531                         ctx->codec_mode == S5P_MFC_CODEC_H264_MVC_DEC) &&
 532                                 !list_empty(&ctx->src_queue)) {
 533                         struct s5p_mfc_buf *src_buf;
 534                         src_buf = list_entry(ctx->src_queue.next,
 535                                         struct s5p_mfc_buf, list);
 536                         if (s5p_mfc_hw_call(dev->mfc_ops, get_consumed_stream,
 537                                                 dev) <
 538                                         src_buf->b->vb2_buf.planes[0].bytesused)
 539                                 ctx->head_processed = 0;
 540                         else
 541                                 ctx->head_processed = 1;
 542                 } else {
 543                         ctx->head_processed = 1;
 544                 }
 545         }
 546         s5p_mfc_hw_call(dev->mfc_ops, clear_int_flags, dev);
 547         clear_work_bit(ctx);
 548         WARN_ON(test_and_clear_bit(0, &dev->hw_lock) == 0);
 549         s5p_mfc_clock_off();
 550         s5p_mfc_hw_call(dev->mfc_ops, try_run, dev);
 551         wake_up_ctx(ctx, reason, err);
 552 }
 553
 554 /* Header parsing interrupt handling */
 555 static void s5p_mfc_handle_init_buffers(struct s5p_mfc_ctx *ctx,
 556                                  unsigned int reason, unsigned int err)
 557 {
 558         struct s5p_mfc_buf *src_buf;
 559         struct s5p_mfc_dev *dev;
 560
 561         if (ctx == NULL)
 562                 return;
 563         dev = ctx->dev;
 564         s5p_mfc_hw_call(dev->mfc_ops, clear_int_flags, dev);
 565         ctx->int_type = reason;
 566         ctx->int_err = err;
 567         ctx->int_cond = 1;
 568         clear_work_bit(ctx);
 569         if (err == 0) {
 570                 ctx->state = MFCINST_RUNNING;
 571                 if (!ctx->dpb_flush_flag && ctx->head_processed) {
 572                         if (!list_empty(&ctx->src_queue)) {
 573                                 src_buf = list_entry(ctx->src_queue.next,
 574                                              struct s5p_mfc_buf, list);
 575                                 list_del(&src_buf->list);
 576                                 ctx->src_queue_cnt--;
 577                                 vb2_buffer_done(&src_buf->b->vb2_buf,
 578                                                 VB2_BUF_STATE_DONE);
 579                         }
 580                 } else {
 581                         ctx->dpb_flush_flag = 0;
 582                 }
 583                 WARN_ON(test_and_clear_bit(0, &dev->hw_lock) == 0);
 584
 585                 s5p_mfc_clock_off();
 586
 587                 wake_up(&ctx->queue);
 588                 s5p_mfc_hw_call(dev->mfc_ops, try_run, dev);
 589         } else {
 590                 WARN_ON(test_and_clear_bit(0, &dev->hw_lock) == 0);
 591
 592                 s5p_mfc_clock_off();
 593
 594                 wake_up(&ctx->queue);
 595         }
 596 }
 597
 598 static void s5p_mfc_handle_stream_complete(struct s5p_mfc_ctx *ctx)
 599 {
 600         struct s5p_mfc_dev *dev = ctx->dev;
 601         struct s5p_mfc_buf *mb_entry;
 602
 603         mfc_debug(2, "Stream completed\n");
 604
 605         ctx->state = MFCINST_FINISHED;
 606
 607         if (!list_empty(&ctx->dst_queue)) {
 608                 mb_entry = list_entry(ctx->dst_queue.next, struct s5p_mfc_buf,
 609                                                                         list);
 610                 list_del(&mb_entry->list);
 611                 ctx->dst_queue_cnt--;
 612                 vb2_set_plane_payload(&mb_entry->b->vb2_buf, 0, 0);
 613                 vb2_buffer_done(&mb_entry->b->vb2_buf, VB2_BUF_STATE_DONE);
 614         }
 615
 616         clear_work_bit(ctx);
 617
 618         WARN_ON(test_and_clear_bit(0, &dev->hw_lock) == 0);
 619
 620         s5p_mfc_clock_off();
 621         wake_up(&ctx->queue);
 622         s5p_mfc_hw_call(dev->mfc_ops, try_run, dev);
 623 }
 624
 625 /* Interrupt processing */
 626 static irqreturn_t s5p_mfc_irq(int irq, void *priv)
 627 {
 628         struct s5p_mfc_dev *dev = priv;
 629         struct s5p_mfc_ctx *ctx;
 630         unsigned int reason;
 631         unsigned int err;
 632
 633         mfc_debug_enter();
 634         /* Reset the timeout watchdog */
 635         atomic_set(&dev->watchdog_cnt, 0);
 636         spin_lock(&dev->irqlock);
 637         ctx = dev->ctx[dev->curr_ctx];
 638         /* Get the reason of interrupt and the error code */
 639         reason = s5p_mfc_hw_call(dev->mfc_ops, get_int_reason, dev);
 640         err = s5p_mfc_hw_call(dev->mfc_ops, get_int_err, dev);
 641         mfc_debug(1, "Int reason: %d (err: %08x)\n", reason, err);
 642         switch (reason) {
 643         case S5P_MFC_R2H_CMD_ERR_RET:
 644                 /* An error has occurred */
 645                 if (ctx->state == MFCINST_RUNNING &&
 646                         s5p_mfc_hw_call(dev->mfc_ops, err_dec, err) >=
 647                                 dev->warn_start)
 648                         s5p_mfc_handle_frame(ctx, reason, err);
 649                 else
 650                         s5p_mfc_handle_error(dev, ctx, reason, err);
 651                 clear_bit(0, &dev->enter_suspend);
 652                 break;
 653
 654         case S5P_MFC_R2H_CMD_SLICE_DONE_RET:
 655         case S5P_MFC_R2H_CMD_FIELD_DONE_RET:
 656         case S5P_MFC_R2H_CMD_FRAME_DONE_RET:
 657                 if (ctx->c_ops->post_frame_start) {
 658                         if (ctx->c_ops->post_frame_start(ctx))
 659                                 mfc_err("post_frame_start() failed\n");
 660
 661                         if (ctx->state == MFCINST_FINISHING &&
 662                                                 list_empty(&ctx->ref_queue)) {
 663                                 s5p_mfc_hw_call(dev->mfc_ops, clear_int_flags, dev);
 664                                 s5p_mfc_handle_stream_complete(ctx);
 665                                 break;
 666                         }
 667                         s5p_mfc_hw_call(dev->mfc_ops, clear_int_flags, dev);
 668                         wake_up_ctx(ctx, reason, err);
 669                         WARN_ON(test_and_clear_bit(0, &dev->hw_lock) == 0);
 670                         s5p_mfc_clock_off();
 671                         s5p_mfc_hw_call(dev->mfc_ops, try_run, dev);
 672                 } else {
 673                         s5p_mfc_handle_frame(ctx, reason, err);
 674                 }
 675                 break;
 676
 677         case S5P_MFC_R2H_CMD_SEQ_DONE_RET:
 678                 s5p_mfc_handle_seq_done(ctx, reason, err);
 679                 break;
 680
 681         case S5P_MFC_R2H_CMD_OPEN_INSTANCE_RET:
 682                 ctx->inst_no = s5p_mfc_hw_call(dev->mfc_ops, get_inst_no, dev);
 683                 ctx->state = MFCINST_GOT_INST;
 684                 clear_work_bit(ctx);
 685                 wake_up(&ctx->queue);
 686                 goto irq_cleanup_hw;
 687
 688         case S5P_MFC_R2H_CMD_CLOSE_INSTANCE_RET:
 689                 clear_work_bit(ctx);
 690                 ctx->inst_no = MFC_NO_INSTANCE_SET;
 691                 ctx->state = MFCINST_FREE;
 692                 wake_up(&ctx->queue);
 693                 goto irq_cleanup_hw;
 694
 695         case S5P_MFC_R2H_CMD_SYS_INIT_RET:
 696         case S5P_MFC_R2H_CMD_FW_STATUS_RET:
 697         case S5P_MFC_R2H_CMD_SLEEP_RET:
 698         case S5P_MFC_R2H_CMD_WAKEUP_RET:
 699                 if (ctx)
 700                         clear_work_bit(ctx);
 701                 s5p_mfc_hw_call(dev->mfc_ops, clear_int_flags, dev);
 702                 wake_up_dev(dev, reason, err);
 703                 clear_bit(0, &dev->hw_lock);
 704                 clear_bit(0, &dev->enter_suspend);
 705                 break;
 706
 707         case S5P_MFC_R2H_CMD_INIT_BUFFERS_RET:
 708                 s5p_mfc_handle_init_buffers(ctx, reason, err);
 709                 break;
 710
 711         case S5P_MFC_R2H_CMD_COMPLETE_SEQ_RET:
 712                 s5p_mfc_hw_call(dev->mfc_ops, clear_int_flags, dev);
 713                 ctx->int_type = reason;
 714                 ctx->int_err = err;
 715                 s5p_mfc_handle_stream_complete(ctx);
 716                 break;
 717
 718         case S5P_MFC_R2H_CMD_DPB_FLUSH_RET:
 719                 clear_work_bit(ctx);
 720                 ctx->state = MFCINST_RUNNING;
 721                 wake_up(&ctx->queue);
 722                 goto irq_cleanup_hw;
 723
 724         default:
 725                 mfc_debug(2, "Unknown int reason\n");
 726                 s5p_mfc_hw_call(dev->mfc_ops, clear_int_flags, dev);
 727         }
 728         spin_unlock(&dev->irqlock);
 729         mfc_debug_leave();
 730         return IRQ_HANDLED;
 731 irq_cleanup_hw:
 732         s5p_mfc_hw_call(dev->mfc_ops, clear_int_flags, dev);
 733         ctx->int_type = reason;
 734         ctx->int_err = err;
 735         ctx->int_cond = 1;
 736         if (test_and_clear_bit(0, &dev->hw_lock) == 0)
 737                 mfc_err("Failed to unlock hw\n");
 738
 739         s5p_mfc_clock_off();
 740
 741         s5p_mfc_hw_call(dev->mfc_ops, try_run, dev);
 742         spin_unlock(&dev->irqlock);
 743         mfc_debug(2, "Exit via irq_cleanup_hw\n");
 744         return IRQ_HANDLED;
 745 }
 746
 747 /* Open an MFC node */
 748 static int s5p_mfc_open(struct file *file)
 749 {
 750         struct video_device *vdev = video_devdata(file);
 751         struct s5p_mfc_dev *dev = video_drvdata(file);
 752         struct s5p_mfc_ctx *ctx = NULL;
 753         struct vb2_queue *q;
 754         int ret = 0;
 755
 756         mfc_debug_enter();
 757         if (mutex_lock_interruptible(&dev->mfc_mutex))
 758                 return -ERESTARTSYS;
 759         dev->num_inst++;        /* It is guarded by mfc_mutex in vfd */
 760         /* Allocate memory for context */
 761         ctx = kzalloc(sizeof(*ctx), GFP_KERNEL);
 762         if (!ctx) {
 763                 mfc_err("Not enough memory\n");
 764                 ret = -ENOMEM;
 765                 goto err_alloc;
 766         }
 767         v4l2_fh_init(&ctx->fh, vdev);
 768         file->private_data = &ctx->fh;
 769         v4l2_fh_add(&ctx->fh);
 770         ctx->dev = dev;
 771         INIT_LIST_HEAD(&ctx->src_queue);
 772         INIT_LIST_HEAD(&ctx->dst_queue);
 773         ctx->src_queue_cnt = 0;
 774         ctx->dst_queue_cnt = 0;
 775         /* Get context number */
 776         ctx->num = 0;
 777         while (dev->ctx[ctx->num]) {
 778                 ctx->num++;
 779                 if (ctx->num >= MFC_NUM_CONTEXTS) {
 780                         mfc_err("Too many open contexts\n");
 781                         ret = -EBUSY;
 782                         goto err_no_ctx;
 783                 }
 784         }
 785         /* Mark context as idle */
 786         clear_work_bit_irqsave(ctx);
 787         dev->ctx[ctx->num] = ctx;
 788         if (vdev == dev->vfd_dec) {
 789                 ctx->type = MFCINST_DECODER;
 790                 ctx->c_ops = get_dec_codec_ops();
 791                 s5p_mfc_dec_init(ctx);
 792                 /* Setup ctrl handler */
 793                 ret = s5p_mfc_dec_ctrls_setup(ctx);
 794                 if (ret) {
 795                         mfc_err("Failed to setup mfc controls\n");
 796                         goto err_ctrls_setup;
 797                 }
 798         } else if (vdev == dev->vfd_enc) {
 799                 ctx->type = MFCINST_ENCODER;
 800                 ctx->c_ops = get_enc_codec_ops();
 801                 /* only for encoder */
 802                 INIT_LIST_HEAD(&ctx->ref_queue);
 803                 ctx->ref_queue_cnt = 0;
 804                 s5p_mfc_enc_init(ctx);
 805                 /* Setup ctrl handler */
 806                 ret = s5p_mfc_enc_ctrls_setup(ctx);
 807                 if (ret) {
 808                         mfc_err("Failed to setup mfc controls\n");
 809                         goto err_ctrls_setup;
 810                 }
 811         } else {
 812                 ret = -ENOENT;
 813                 goto err_bad_node;
 814         }
 815         ctx->fh.ctrl_handler = &ctx->ctrl_handler;
 816         ctx->inst_no = MFC_NO_INSTANCE_SET;
 817         /* Load firmware if this is the first instance */
 818         if (dev->num_inst == 1) {
 819                 dev->watchdog_timer.expires = jiffies +
 820                                         msecs_to_jiffies(MFC_WATCHDOG_INTERVAL);
 821                 add_timer(&dev->watchdog_timer);
 822                 ret = s5p_mfc_power_on();
 823                 if (ret < 0) {
 824                         mfc_err("power on failed\n");
 825                         goto err_pwr_enable;
 826                 }
 827                 s5p_mfc_clock_on();
 828                 ret = s5p_mfc_load_firmware(dev);
 829                 if (ret) {
 830                         s5p_mfc_clock_off();
 831                         goto err_load_fw;
 832                 }
 833                 /* Init the FW */
 834                 ret = s5p_mfc_init_hw(dev);
 835                 s5p_mfc_clock_off();
 836                 if (ret)
 837                         goto err_init_hw;
 838         }
 839         /* Init videobuf2 queue for CAPTURE */
 840         q = &ctx->vq_dst;
 841         q->type = V4L2_BUF_TYPE_VIDEO_CAPTURE_MPLANE;
 842         q->drv_priv = &ctx->fh;
 843         q->lock = &dev->mfc_mutex;
 844         if (vdev == dev->vfd_dec) {
 845                 q->io_modes = VB2_MMAP;
 846                 q->ops = get_dec_queue_ops();
 847         } else if (vdev == dev->vfd_enc) {
 848                 q->io_modes = VB2_MMAP | VB2_USERPTR;
 849                 q->ops = get_enc_queue_ops();
 850         } else {
 851                 ret = -ENOENT;
 852                 goto err_queue_init;
 853         }
 854         q->mem_ops = &vb2_dma_contig_memops;
 855         q->timestamp_flags = V4L2_BUF_FLAG_TIMESTAMP_COPY;
 856         ret = vb2_queue_init(q);
 857         if (ret) {
 858                 mfc_err("Failed to initialize videobuf2 queue(capture)\n");
 859                 goto err_queue_init;
 860         }
 861         /* Init videobuf2 queue for OUTPUT */
 862         q = &ctx->vq_src;
 863         q->type = V4L2_BUF_TYPE_VIDEO_OUTPUT_MPLANE;
 864         q->io_modes = VB2_MMAP;
 865         q->drv_priv = &ctx->fh;
 866         q->lock = &dev->mfc_mutex;
 867         if (vdev == dev->vfd_dec) {
 868                 q->io_modes = VB2_MMAP;
 869                 q->ops = get_dec_queue_ops();
 870         } else if (vdev == dev->vfd_enc) {
 871                 q->io_modes = VB2_MMAP | VB2_USERPTR;
 872                 q->ops = get_enc_queue_ops();
 873         } else {
 874                 ret = -ENOENT;
 875                 goto err_queue_init;
 876         }
 877         /* One way to indicate end-of-stream for MFC is to set the
 878          * bytesused == 0. However by default videobuf2 handles bytesused
 879          * equal to 0 as a special case and changes its value to the size
 880          * of the buffer. Set the allow_zero_bytesused flag so that videobuf2
 881          * will keep the value of bytesused intact.
 882          */
 883         q->allow_zero_bytesused = 1;
 884         q->mem_ops = &vb2_dma_contig_memops;
 885         q->timestamp_flags = V4L2_BUF_FLAG_TIMESTAMP_COPY;
 886         ret = vb2_queue_init(q);
 887         if (ret) {
 888                 mfc_err("Failed to initialize videobuf2 queue(output)\n");
 889                 goto err_queue_init;
 890         }
 891         init_waitqueue_head(&ctx->queue);
 892         mutex_unlock(&dev->mfc_mutex);
 893         mfc_debug_leave();
 894         return ret;
 895         /* Deinit when failure occurred */
 896 err_queue_init:
 897         if (dev->num_inst == 1)
 898                 s5p_mfc_deinit_hw(dev);
 899 err_init_hw:
 900 err_load_fw:
 901 err_pwr_enable:
 902         if (dev->num_inst == 1) {
 903                 if (s5p_mfc_power_off() < 0)
 904                         mfc_err("power off failed\n");
 905                 del_timer_sync(&dev->watchdog_timer);
 906         }
 907 err_ctrls_setup:
 908         s5p_mfc_dec_ctrls_delete(ctx);
 909 err_bad_node:
 910         dev->ctx[ctx->num] = NULL;
 911 err_no_ctx:
 912         v4l2_fh_del(&ctx->fh);
 913         v4l2_fh_exit(&ctx->fh);
 914         kfree(ctx);
 915 err_alloc:
 916         dev->num_inst--;
 917         mutex_unlock(&dev->mfc_mutex);
 918         mfc_debug_leave();
 919         return ret;
 920 }
 921
 922 /* Release MFC context */
 923 static int s5p_mfc_release(struct file *file)
 924 {
 925         struct s5p_mfc_ctx *ctx = fh_to_ctx(file->private_data);
 926         struct s5p_mfc_dev *dev = ctx->dev;
 927
 928         mfc_debug_enter();
 929         mutex_lock(&dev->mfc_mutex);
 930         s5p_mfc_clock_on();
 931         vb2_queue_release(&ctx->vq_src);
 932         vb2_queue_release(&ctx->vq_dst);
 933         /* Mark context as idle */
 934         clear_work_bit_irqsave(ctx);
 935         /* If instance was initialised and not yet freed,
 936          * return instance and free resources */
 937         if (ctx->state != MFCINST_FREE && ctx->state != MFCINST_INIT) {
 938                 mfc_debug(2, "Has to free instance\n");
 939                 s5p_mfc_close_mfc_inst(dev, ctx);
 940         }
 941         /* hardware locking scheme */
 942         if (dev->curr_ctx == ctx->num)
 943                 clear_bit(0, &dev->hw_lock);
 944         dev->num_inst--;
 945         if (dev->num_inst == 0) {
 946                 mfc_debug(2, "Last instance\n");
 947                 s5p_mfc_deinit_hw(dev);
 948                 del_timer_sync(&dev->watchdog_timer);
 949                 if (s5p_mfc_power_off() < 0)
 950                         mfc_err("Power off failed\n");
 951         }
 952         mfc_debug(2, "Shutting down clock\n");
 953         s5p_mfc_clock_off();
 954         dev->ctx[ctx->num] = NULL;
 955         s5p_mfc_dec_ctrls_delete(ctx);
 956         v4l2_fh_del(&ctx->fh);
 957         v4l2_fh_exit(&ctx->fh);
 958         kfree(ctx);
 959         mfc_debug_leave();
 960         mutex_unlock(&dev->mfc_mutex);
 961         return 0;
 962 }
 963
 964 /* Poll */
 965 static unsigned int s5p_mfc_poll(struct file *file,
 966                                  struct poll_table_struct *wait)
 967 {
 968         struct s5p_mfc_ctx *ctx = fh_to_ctx(file->private_data);
 969         struct s5p_mfc_dev *dev = ctx->dev;
 970         struct vb2_queue *src_q, *dst_q;
 971         struct vb2_buffer *src_vb = NULL, *dst_vb = NULL;
 972         unsigned int rc = 0;
 973         unsigned long flags;
 974
 975         mutex_lock(&dev->mfc_mutex);
 976         src_q = &ctx->vq_src;
 977         dst_q = &ctx->vq_dst;
 978         /*
 979          * There has to be at least one buffer queued on each queued_list, which
 980          * means either in driver already or waiting for driver to claim it
 981          * and start processing.
 982          */
 983         if ((!src_q->streaming || list_empty(&src_q->queued_list))
 984                 && (!dst_q->streaming || list_empty(&dst_q->queued_list))) {
 985                 rc = POLLERR;
 986                 goto end;
 987         }
 988         mutex_unlock(&dev->mfc_mutex);
 989         poll_wait(file, &ctx->fh.wait, wait);
 990         poll_wait(file, &src_q->done_wq, wait);
 991         poll_wait(file, &dst_q->done_wq, wait);
 992         mutex_lock(&dev->mfc_mutex);
 993         if (v4l2_event_pending(&ctx->fh))
 994                 rc |= POLLPRI;
 995         spin_lock_irqsave(&src_q->done_lock, flags);
 996         if (!list_empty(&src_q->done_list))
 997                 src_vb = list_first_entry(&src_q->done_list, struct vb2_buffer,
 998                                                                 done_entry);
 999         if (src_vb && (src_vb->state == VB2_BUF_STATE_DONE
1000                                 || src_vb->state == VB2_BUF_STATE_ERROR))
1001                 rc |= POLLOUT | POLLWRNORM;
1002         spin_unlock_irqrestore(&src_q->done_lock, flags);
1003         spin_lock_irqsave(&dst_q->done_lock, flags);
1004         if (!list_empty(&dst_q->done_list))
1005                 dst_vb = list_first_entry(&dst_q->done_list, struct vb2_buffer,
1006                                                                 done_entry);
1007         if (dst_vb && (dst_vb->state == VB2_BUF_STATE_DONE
1008                                 || dst_vb->state == VB2_BUF_STATE_ERROR))
1009                 rc |= POLLIN | POLLRDNORM;
1010         spin_unlock_irqrestore(&dst_q->done_lock, flags);
1011 end:
1012         mutex_unlock(&dev->mfc_mutex);
1013         return rc;
1014 }
1015
1016 /* Mmap */
1017 static int s5p_mfc_mmap(struct file *file, struct vm_area_struct *vma)
1018 {
1019         struct s5p_mfc_ctx *ctx = fh_to_ctx(file->private_data);
1020         struct s5p_mfc_dev *dev = ctx->dev;
1021         unsigned long offset = vma->vm_pgoff << PAGE_SHIFT;
1022         int ret;
1023
1024         if (mutex_lock_interruptible(&dev->mfc_mutex))
1025                 return -ERESTARTSYS;
1026         if (offset < DST_QUEUE_OFF_BASE) {
1027                 mfc_debug(2, "mmaping source\n");
1028                 ret = vb2_mmap(&ctx->vq_src, vma);
1029         } else {                /* capture */
1030                 mfc_debug(2, "mmaping destination\n");
1031                 vma->vm_pgoff -= (DST_QUEUE_OFF_BASE >> PAGE_SHIFT);
1032                 ret = vb2_mmap(&ctx->vq_dst, vma);
1033         }
1034         mutex_unlock(&dev->mfc_mutex);
1035         return ret;
1036 }
1037
1038 /* v4l2 ops */
1039 static const struct v4l2_file_operations s5p_mfc_fops = {
1040         .owner = THIS_MODULE,
1041         .open = s5p_mfc_open,
1042         .release = s5p_mfc_release,
1043         .poll = s5p_mfc_poll,
1044         .unlocked_ioctl = video_ioctl2,
1045         .mmap = s5p_mfc_mmap,
1046 };
1047
1048 /* DMA memory related helper functions */
1049 static void s5p_mfc_memdev_release(struct device *dev)
1050 {
1051         of_reserved_mem_device_release(dev);
1052 }
1053
1054 static struct device *s5p_mfc_alloc_memdev(struct device *dev,
1055                                            const char *name, unsigned int idx)
1056 {
1057         struct device *child;
1058         int ret;
1059
1060         child = devm_kzalloc(dev, sizeof(struct device), GFP_KERNEL);
1061         if (!child)
1062                 return NULL;
1063
1064         device_initialize(child);
1065         dev_set_name(child, "%s:%s", dev_name(dev), name);
1066         child->parent = dev;
1067         child->bus = dev->bus;
1068         child->coherent_dma_mask = dev->coherent_dma_mask;
1069         child->dma_mask = dev->dma_mask;
1070         child->release = s5p_mfc_memdev_release;
1071
1072         if (device_add(child) == 0) {
1073                 ret = of_reserved_mem_device_init_by_idx(child, dev->of_node,
1074                                                          idx);
1075                 if (ret == 0)
1076                         return child;
1077         }
1078
1079         put_device(child);
1080         return NULL;
1081 }
1082
1083 static int s5p_mfc_configure_dma_memory(struct s5p_mfc_dev *mfc_dev)
1084 {
1085         struct device *dev = &mfc_dev->plat_dev->dev;
1086
1087         /*
1088          * When IOMMU is available, we cannot use the default configuration,
1089          * because of MFC firmware requirements: address space limited to
1090          * 256M and non-zero default start address.
1091          * This is still simplified, not optimal configuration, but for now
1092          * IOMMU core doesn't allow to configure device's IOMMUs channel
1093          * separately.
1094          */
1095         if (exynos_is_iommu_available(dev)) {
1096                 int ret = exynos_configure_iommu(dev, S5P_MFC_IOMMU_DMA_BASE,
1097                                                  S5P_MFC_IOMMU_DMA_SIZE);
1098                 if (ret == 0)
1099                         mfc_dev->mem_dev_l = mfc_dev->mem_dev_r = dev;
1100                 return ret;
1101         }
1102
1103         /*
1104          * Create and initialize virtual devices for accessing
1105          * reserved memory regions.
1106          */
1107         mfc_dev->mem_dev_l = s5p_mfc_alloc_memdev(dev, "left",
1108                                                   MFC_BANK1_ALLOC_CTX);
1109         if (!mfc_dev->mem_dev_l)
1110                 return -ENODEV;
1111         mfc_dev->mem_dev_r = s5p_mfc_alloc_memdev(dev, "right",
1112                                                   MFC_BANK2_ALLOC_CTX);
1113         if (!mfc_dev->mem_dev_r) {
1114                 device_unregister(mfc_dev->mem_dev_l);
1115                 return -ENODEV;
1116         }
1117
1118         return 0;
1119 }
1120
1121 static void s5p_mfc_unconfigure_dma_memory(struct s5p_mfc_dev *mfc_dev)
1122 {
1123         struct device *dev = &mfc_dev->plat_dev->dev;
1124
1125         if (exynos_is_iommu_available(dev)) {
1126                 exynos_unconfigure_iommu(dev);
1127                 return;
1128         }
1129
1130         device_unregister(mfc_dev->mem_dev_l);
1131         device_unregister(mfc_dev->mem_dev_r);
1132 }
1133
1134 static void *mfc_get_drv_data(struct platform_device *pdev);
1135
1136 /* MFC probe function */
1137 static int s5p_mfc_probe(struct platform_device *pdev)
1138 {
1139         struct s5p_mfc_dev *dev;
1140         struct video_device *vfd;
1141         struct resource *res;
1142         int ret;
1143
1144         pr_debug("%s++\n", __func__);
1145         dev = devm_kzalloc(&pdev->dev, sizeof(*dev), GFP_KERNEL);
1146         if (!dev) {
1147                 dev_err(&pdev->dev, "Not enough memory for MFC device\n");
1148                 return -ENOMEM;
1149         }
1150
1151         spin_lock_init(&dev->irqlock);
1152         spin_lock_init(&dev->condlock);
1153         dev->plat_dev = pdev;
1154         if (!dev->plat_dev) {
1155                 dev_err(&pdev->dev, "No platform data specified\n");
1156                 return -ENODEV;
1157         }
1158
1159         dev->variant = mfc_get_drv_data(pdev);
1160
1161         res = platform_get_resource(pdev, IORESOURCE_MEM, 0);
1162
1163         dev->regs_base = devm_ioremap_resource(&pdev->dev, res);
1164         if (IS_ERR(dev->regs_base))
1165                 return PTR_ERR(dev->regs_base);
1166
1167         res = platform_get_resource(pdev, IORESOURCE_IRQ, 0);
1168         if (res == NULL) {
1169                 dev_err(&pdev->dev, "failed to get irq resource\n");
1170                 ret = -ENOENT;
1171                 goto err_res;
1172         }
1173         dev->irq = res->start;
1174         ret = devm_request_irq(&pdev->dev, dev->irq, s5p_mfc_irq,
1175                                         0, pdev->name, dev);
1176         if (ret) {
1177                 dev_err(&pdev->dev, "Failed to install irq (%d)\n", ret);
1178                 goto err_res;
1179         }
1180
1181         ret = s5p_mfc_configure_dma_memory(dev);
1182         if (ret < 0) {
1183                 dev_err(&pdev->dev, "failed to configure DMA memory\n");
1184                 return ret;
1185         }
1186
1187         ret = s5p_mfc_init_pm(dev);
1188         if (ret < 0) {
1189                 dev_err(&pdev->dev, "failed to get mfc clock source\n");
1190                 return ret;
1191         }
1192
1193         vb2_dma_contig_set_max_seg_size(dev->mem_dev_l, DMA_BIT_MASK(32));
1194         dev->alloc_ctx[0] = vb2_dma_contig_init_ctx(dev->mem_dev_l);
1195         if (IS_ERR(dev->alloc_ctx[0])) {
1196                 ret = PTR_ERR(dev->alloc_ctx[0]);
1197                 goto err_res;
1198         }
1199         vb2_dma_contig_set_max_seg_size(dev->mem_dev_r, DMA_BIT_MASK(32));
1200         dev->alloc_ctx[1] = vb2_dma_contig_init_ctx(dev->mem_dev_r);
1201         if (IS_ERR(dev->alloc_ctx[1])) {
1202                 ret = PTR_ERR(dev->alloc_ctx[1]);
1203                 goto err_mem_init_ctx_1;
1204         }
1205
1206         mutex_init(&dev->mfc_mutex);
1207
1208         ret = s5p_mfc_alloc_firmware(dev);
1209         if (ret)
1210                 goto err_alloc_fw;
1211
1212         ret = v4l2_device_register(&pdev->dev, &dev->v4l2_dev);
1213         if (ret)
1214                 goto err_v4l2_dev_reg;
1215         init_waitqueue_head(&dev->queue);
1216
1217         /* decoder */
1218         vfd = video_device_alloc();
1219         if (!vfd) {
1220                 v4l2_err(&dev->v4l2_dev, "Failed to allocate video device\n");
1221                 ret = -ENOMEM;
1222                 goto err_dec_alloc;
1223         }
1224         vfd->fops       = &s5p_mfc_fops;
1225         vfd->ioctl_ops  = get_dec_v4l2_ioctl_ops();
1226         vfd->release    = video_device_release;
1227         vfd->lock       = &dev->mfc_mutex;
1228         vfd->v4l2_dev   = &dev->v4l2_dev;
1229         vfd->vfl_dir    = VFL_DIR_M2M;
1230         snprintf(vfd->name, sizeof(vfd->name), "%s", S5P_MFC_DEC_NAME);
1231         dev->vfd_dec    = vfd;
1232         video_set_drvdata(vfd, dev);
1233
1234         /* encoder */
1235         vfd = video_device_alloc();
1236         if (!vfd) {
1237                 v4l2_err(&dev->v4l2_dev, "Failed to allocate video device\n");
1238                 ret = -ENOMEM;
1239                 goto err_enc_alloc;
1240         }
1241         vfd->fops       = &s5p_mfc_fops;
1242         vfd->ioctl_ops  = get_enc_v4l2_ioctl_ops();
1243         vfd->release    = video_device_release;
1244         vfd->lock       = &dev->mfc_mutex;
1245         vfd->v4l2_dev   = &dev->v4l2_dev;
1246         vfd->vfl_dir    = VFL_DIR_M2M;
1247         snprintf(vfd->name, sizeof(vfd->name), "%s", S5P_MFC_ENC_NAME);
1248         dev->vfd_enc    = vfd;
1249         video_set_drvdata(vfd, dev);
1250         platform_set_drvdata(pdev, dev);
1251
1252         dev->hw_lock = 0;
1253         dev->watchdog_workqueue = create_singlethread_workqueue(S5P_MFC_NAME);
1254         INIT_WORK(&dev->watchdog_work, s5p_mfc_watchdog_worker);
1255         atomic_set(&dev->watchdog_cnt, 0);
1256         init_timer(&dev->watchdog_timer);
1257         dev->watchdog_timer.data = (unsigned long)dev;
1258         dev->watchdog_timer.function = s5p_mfc_watchdog;
1259
1260         /* Initialize HW ops and commands based on MFC version */
1261         s5p_mfc_init_hw_ops(dev);
1262         s5p_mfc_init_hw_cmds(dev);
1263         s5p_mfc_init_regs(dev);
1264
1265         /* Register decoder and encoder */
1266         ret = video_register_device(dev->vfd_dec, VFL_TYPE_GRABBER, 0);
1267         if (ret) {
1268                 v4l2_err(&dev->v4l2_dev, "Failed to register video device\n");
1269                 video_device_release(dev->vfd_dec);
1270                 goto err_dec_reg;
1271         }
1272         v4l2_info(&dev->v4l2_dev,
1273                   "decoder registered as /dev/video%d\n", dev->vfd_dec->num);
1274
1275         ret = video_register_device(dev->vfd_enc, VFL_TYPE_GRABBER, 0);
1276         if (ret) {
1277                 v4l2_err(&dev->v4l2_dev, "Failed to register video device\n");
1278                 video_device_release(dev->vfd_enc);
1279                 goto err_enc_reg;
1280         }
1281         v4l2_info(&dev->v4l2_dev,
1282                   "encoder registered as /dev/video%d\n", dev->vfd_enc->num);
1283
1284         pr_debug("%s--\n", __func__);
1285         return 0;
1286
1287 /* Deinit MFC if probe had failed */
1288 err_enc_reg:
1289         video_unregister_device(dev->vfd_dec);
1290 err_dec_reg:
1291         video_device_release(dev->vfd_enc);
1292 err_enc_alloc:
1293         video_device_release(dev->vfd_dec);
1294 err_dec_alloc:
1295         v4l2_device_unregister(&dev->v4l2_dev);
1296 err_v4l2_dev_reg:
1297         s5p_mfc_release_firmware(dev);
1298 err_alloc_fw:
1299         vb2_dma_contig_cleanup_ctx(dev->alloc_ctx[1]);
1300 err_mem_init_ctx_1:
1301         vb2_dma_contig_cleanup_ctx(dev->alloc_ctx[0]);
1302 err_res:
1303         s5p_mfc_final_pm(dev);
1304
1305         pr_debug("%s-- with error\n", __func__);
1306         return ret;
1307
1308 }
1309
1310 /* Remove the driver */
1311 static int s5p_mfc_remove(struct platform_device *pdev)
1312 {
1313         struct s5p_mfc_dev *dev = platform_get_drvdata(pdev);
1314
1315         v4l2_info(&dev->v4l2_dev, "Removing %s\n", pdev->name);
1316
1317         del_timer_sync(&dev->watchdog_timer);
1318         flush_workqueue(dev->watchdog_workqueue);
1319         destroy_workqueue(dev->watchdog_workqueue);
1320
1321         video_unregister_device(dev->vfd_enc);
1322         video_unregister_device(dev->vfd_dec);
1323         v4l2_device_unregister(&dev->v4l2_dev);
1324         s5p_mfc_release_firmware(dev);
1325         vb2_dma_contig_cleanup_ctx(dev->alloc_ctx[0]);
1326         vb2_dma_contig_cleanup_ctx(dev->alloc_ctx[1]);
1327         s5p_mfc_unconfigure_dma_memory(dev);
1328         vb2_dma_contig_clear_max_seg_size(dev->mem_dev_l);
1329         vb2_dma_contig_clear_max_seg_size(dev->mem_dev_r);
1330
1331         s5p_mfc_final_pm(dev);
1332         return 0;
1333 }
1334
1335 #ifdef CONFIG_PM_SLEEP
1336
1337 static int s5p_mfc_suspend(struct device *dev)
1338 {
1339         struct platform_device *pdev = to_platform_device(dev);
1340         struct s5p_mfc_dev *m_dev = platform_get_drvdata(pdev);
1341         int ret;
1342
1343         if (m_dev->num_inst == 0)
1344                 return 0;
1345
1346         if (test_and_set_bit(0, &m_dev->enter_suspend) != 0) {
1347                 mfc_err("Error: going to suspend for a second time\n");
1348                 return -EIO;
1349         }
1350
1351         /* Check if we're processing then wait if it necessary. */
1352         while (test_and_set_bit(0, &m_dev->hw_lock) != 0) {
1353                 /* Try and lock the HW */
1354                 /* Wait on the interrupt waitqueue */
1355                 ret = wait_event_interruptible_timeout(m_dev->queue,
1356                         m_dev->int_cond, msecs_to_jiffies(MFC_INT_TIMEOUT));
1357                 if (ret == 0) {
1358                         mfc_err("Waiting for hardware to finish timed out\n");
1359                         clear_bit(0, &m_dev->enter_suspend);
1360                         return -EIO;
1361                 }
1362         }
1363
1364         ret = s5p_mfc_sleep(m_dev);
1365         if (ret) {
1366                 clear_bit(0, &m_dev->enter_suspend);
1367                 clear_bit(0, &m_dev->hw_lock);
1368         }
1369         return ret;
1370 }
1371
1372 static int s5p_mfc_resume(struct device *dev)
1373 {
1374         struct platform_device *pdev = to_platform_device(dev);
1375         struct s5p_mfc_dev *m_dev = platform_get_drvdata(pdev);
1376
1377         if (m_dev->num_inst == 0)
1378                 return 0;
1379         return s5p_mfc_wakeup(m_dev);
1380 }
1381 #endif
1382
1383 #ifdef CONFIG_PM
1384 static int s5p_mfc_runtime_suspend(struct device *dev)
1385 {
1386         struct platform_device *pdev = to_platform_device(dev);
1387         struct s5p_mfc_dev *m_dev = platform_get_drvdata(pdev);
1388
1389         atomic_set(&m_dev->pm.power, 0);
1390         return 0;
1391 }
1392
1393 static int s5p_mfc_runtime_resume(struct device *dev)
1394 {
1395         struct platform_device *pdev = to_platform_device(dev);
1396         struct s5p_mfc_dev *m_dev = platform_get_drvdata(pdev);
1397
1398         atomic_set(&m_dev->pm.power, 1);
1399         return 0;
1400 }
1401 #endif
1402
1403 /* Power management */
1404 static const struct dev_pm_ops s5p_mfc_pm_ops = {
1405         SET_SYSTEM_SLEEP_PM_OPS(s5p_mfc_suspend, s5p_mfc_resume)
1406         SET_RUNTIME_PM_OPS(s5p_mfc_runtime_suspend, s5p_mfc_runtime_resume,
1407                            NULL)
1408 };
1409
1410 static struct s5p_mfc_buf_size_v5 mfc_buf_size_v5 = {
1411         .h264_ctx       = MFC_H264_CTX_BUF_SIZE,
1412         .non_h264_ctx   = MFC_CTX_BUF_SIZE,
1413         .dsc            = DESC_BUF_SIZE,
1414         .shm            = SHARED_BUF_SIZE,
1415 };
1416
1417 static struct s5p_mfc_buf_size buf_size_v5 = {
1418         .fw     = MAX_FW_SIZE,
1419         .cpb    = MAX_CPB_SIZE,
1420         .priv   = &mfc_buf_size_v5,
1421 };
1422
1423 static struct s5p_mfc_buf_align mfc_buf_align_v5 = {
1424         .base = MFC_BASE_ALIGN_ORDER,
1425 };
1426
1427 static struct s5p_mfc_variant mfc_drvdata_v5 = {
1428         .version        = MFC_VERSION,
1429         .version_bit    = MFC_V5_BIT,
1430         .port_num       = MFC_NUM_PORTS,
1431         .buf_size       = &buf_size_v5,
1432         .buf_align      = &mfc_buf_align_v5,
1433         .fw_name[0]     = "s5p-mfc.fw",
1434 };
1435
1436 static struct s5p_mfc_buf_size_v6 mfc_buf_size_v6 = {
1437         .dev_ctx        = MFC_CTX_BUF_SIZE_V6,
1438         .h264_dec_ctx   = MFC_H264_DEC_CTX_BUF_SIZE_V6,
1439         .other_dec_ctx  = MFC_OTHER_DEC_CTX_BUF_SIZE_V6,
1440         .h264_enc_ctx   = MFC_H264_ENC_CTX_BUF_SIZE_V6,
1441         .other_enc_ctx  = MFC_OTHER_ENC_CTX_BUF_SIZE_V6,
1442 };
1443
1444 static struct s5p_mfc_buf_size buf_size_v6 = {
1445         .fw     = MAX_FW_SIZE_V6,
1446         .cpb    = MAX_CPB_SIZE_V6,
1447         .priv   = &mfc_buf_size_v6,
1448 };
1449
1450 static struct s5p_mfc_buf_align mfc_buf_align_v6 = {
1451         .base = 0,
1452 };
1453
1454 static struct s5p_mfc_variant mfc_drvdata_v6 = {
1455         .version        = MFC_VERSION_V6,
1456         .version_bit    = MFC_V6_BIT,
1457         .port_num       = MFC_NUM_PORTS_V6,
1458         .buf_size       = &buf_size_v6,
1459         .buf_align      = &mfc_buf_align_v6,
1460         .fw_name[0]     = "s5p-mfc-v6.fw",
1461         /*
1462          * v6-v2 firmware contains bug fixes and interface change
1463          * for init buffer command
1464          */
1465         .fw_name[1]     = "s5p-mfc-v6-v2.fw",
1466 };
1467
1468 static struct s5p_mfc_buf_size_v6 mfc_buf_size_v7 = {
1469         .dev_ctx        = MFC_CTX_BUF_SIZE_V7,
1470         .h264_dec_ctx   = MFC_H264_DEC_CTX_BUF_SIZE_V7,
1471         .other_dec_ctx  = MFC_OTHER_DEC_CTX_BUF_SIZE_V7,
1472         .h264_enc_ctx   = MFC_H264_ENC_CTX_BUF_SIZE_V7,
1473         .other_enc_ctx  = MFC_OTHER_ENC_CTX_BUF_SIZE_V7,
1474 };
1475
1476 static struct s5p_mfc_buf_size buf_size_v7 = {
1477         .fw     = MAX_FW_SIZE_V7,
1478         .cpb    = MAX_CPB_SIZE_V7,
1479         .priv   = &mfc_buf_size_v7,
1480 };
1481
1482 static struct s5p_mfc_buf_align mfc_buf_align_v7 = {
1483         .base = 0,
1484 };
1485
1486 static struct s5p_mfc_variant mfc_drvdata_v7 = {
1487         .version        = MFC_VERSION_V7,
1488         .version_bit    = MFC_V7_BIT,
1489         .port_num       = MFC_NUM_PORTS_V7,
1490         .buf_size       = &buf_size_v7,
1491         .buf_align      = &mfc_buf_align_v7,
1492         .fw_name[0]     = "s5p-mfc-v7.fw",
1493 };
1494
1495 static struct s5p_mfc_buf_size_v6 mfc_buf_size_v8 = {
1496         .dev_ctx        = MFC_CTX_BUF_SIZE_V8,
1497         .h264_dec_ctx   = MFC_H264_DEC_CTX_BUF_SIZE_V8,
1498         .other_dec_ctx  = MFC_OTHER_DEC_CTX_BUF_SIZE_V8,
1499         .h264_enc_ctx   = MFC_H264_ENC_CTX_BUF_SIZE_V8,
1500         .other_enc_ctx  = MFC_OTHER_ENC_CTX_BUF_SIZE_V8,
1501 };
1502
1503 static struct s5p_mfc_buf_size buf_size_v8 = {
1504         .fw     = MAX_FW_SIZE_V8,
1505         .cpb    = MAX_CPB_SIZE_V8,
1506         .priv   = &mfc_buf_size_v8,
1507 };
1508
1509 static struct s5p_mfc_buf_align mfc_buf_align_v8 = {
1510         .base = 0,
1511 };
1512
1513 static struct s5p_mfc_variant mfc_drvdata_v8 = {
1514         .version        = MFC_VERSION_V8,
1515         .version_bit    = MFC_V8_BIT,
1516         .port_num       = MFC_NUM_PORTS_V8,
1517         .buf_size       = &buf_size_v8,
1518         .buf_align      = &mfc_buf_align_v8,
1519         .fw_name[0]     = "s5p-mfc-v8.fw",
1520 };
1521
1522 static const struct of_device_id exynos_mfc_match[] = {
1523         {
1524                 .compatible = "samsung,mfc-v5",
1525                 .data = &mfc_drvdata_v5,
1526         }, {
1527                 .compatible = "samsung,mfc-v6",
1528                 .data = &mfc_drvdata_v6,
1529         }, {
1530                 .compatible = "samsung,mfc-v7",
1531                 .data = &mfc_drvdata_v7,
1532         }, {
1533                 .compatible = "samsung,mfc-v8",
1534                 .data = &mfc_drvdata_v8,
1535         },
1536         {},
1537 };
1538 MODULE_DEVICE_TABLE(of, exynos_mfc_match);
1539
1540 static void *mfc_get_drv_data(struct platform_device *pdev)
1541 {
1542         struct s5p_mfc_variant *driver_data = NULL;
1543         const struct of_device_id *match;
1544
1545         match = of_match_node(exynos_mfc_match, pdev->dev.of_node);
1546         if (match)
1547                 driver_data = (struct s5p_mfc_variant *)match->data;
1548
1549         return driver_data;
1550 }
1551
1552 static struct platform_driver s5p_mfc_driver = {
1553         .probe          = s5p_mfc_probe,
1554         .remove         = s5p_mfc_remove,
1555         .driver = {
1556                 .name   = S5P_MFC_NAME,
1557                 .pm     = &s5p_mfc_pm_ops,
1558                 .of_match_table = exynos_mfc_match,
1559         },
1560 };
1561
1562 module_platform_driver(s5p_mfc_driver);
1563
1564 MODULE_LICENSE("GPL");
1565 MODULE_AUTHOR("Kamil Debski <k.debski@samsung.com>");
1566 MODULE_DESCRIPTION("Samsung S5P Multi Format Codec V4L2 driver");
1567