drivers/net/ethernet/mellanox/mlx5/core/main.c

   1 /*
   2  * Copyright (c) 2013-2015, Mellanox Technologies. All rights reserved.
   3  *
   4  * This software is available to you under a choice of one of two
   5  * licenses.  You may choose to be licensed under the terms of the GNU
   6  * General Public License (GPL) Version 2, available from the file
   7  * COPYING in the main directory of this source tree, or the
   8  * OpenIB.org BSD license below:
   9  *
  10  *     Redistribution and use in source and binary forms, with or
  11  *     without modification, are permitted provided that the following
  12  *     conditions are met:
  13  *
  14  *      - Redistributions of source code must retain the above
  15  *        copyright notice, this list of conditions and the following
  16  *        disclaimer.
  17  *
  18  *      - Redistributions in binary form must reproduce the above
  19  *        copyright notice, this list of conditions and the following
  20  *        disclaimer in the documentation and/or other materials
  21  *        provided with the distribution.
  22  *
  23  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
  24  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
  25  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
  26  * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS
  27  * BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN
  28  * ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
  29  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  30  * SOFTWARE.
  31  */
  32
  33 #include <asm-generic/kmap_types.h>
  34 #include <linux/module.h>
  35 #include <linux/init.h>
  36 #include <linux/errno.h>
  37 #include <linux/pci.h>
  38 #include <linux/dma-mapping.h>
  39 #include <linux/slab.h>
  40 #include <linux/io-mapping.h>
  41 #include <linux/interrupt.h>
  42 #include <linux/mlx5/driver.h>
  43 #include <linux/mlx5/cq.h>
  44 #include <linux/mlx5/qp.h>
  45 #include <linux/mlx5/srq.h>
  46 #include <linux/debugfs.h>
  47 #include <linux/kmod.h>
  48 #include <linux/mlx5/mlx5_ifc.h>
  49 #include "mlx5_core.h"
  50
  51 MODULE_AUTHOR("Eli Cohen <eli@mellanox.com>");
  52 MODULE_DESCRIPTION("Mellanox Connect-IB, ConnectX-4 core driver");
  53 MODULE_LICENSE("Dual BSD/GPL");
  54 MODULE_VERSION(DRIVER_VERSION);
  55
  56 int mlx5_core_debug_mask;
  57 module_param_named(debug_mask, mlx5_core_debug_mask, int, 0644);
  58 MODULE_PARM_DESC(debug_mask, "debug mask: 1 = dump cmd data, 2 = dump cmd exec time, 3 = both. Default=0");
  59
  60 #define MLX5_DEFAULT_PROF       2
  61 static int prof_sel = MLX5_DEFAULT_PROF;
  62 module_param_named(prof_sel, prof_sel, int, 0444);
  63 MODULE_PARM_DESC(prof_sel, "profile selector. Valid range 0 - 2");
  64
  65 struct workqueue_struct *mlx5_core_wq;
  66 static LIST_HEAD(intf_list);
  67 static LIST_HEAD(dev_list);
  68 static DEFINE_MUTEX(intf_mutex);
  69
  70 struct mlx5_device_context {
  71         struct list_head        list;
  72         struct mlx5_interface  *intf;
  73         void                   *context;
  74 };
  75
  76 static struct mlx5_profile profile[] = {
  77         [0] = {
  78                 .mask           = 0,
  79         },
  80         [1] = {
  81                 .mask           = MLX5_PROF_MASK_QP_SIZE,
  82                 .log_max_qp     = 12,
  83         },
  84         [2] = {
  85                 .mask           = MLX5_PROF_MASK_QP_SIZE |
  86                                   MLX5_PROF_MASK_MR_CACHE,
  87                 .log_max_qp     = 17,
  88                 .mr_cache[0]    = {
  89                         .size   = 500,
  90                         .limit  = 250
  91                 },
  92                 .mr_cache[1]    = {
  93                         .size   = 500,
  94                         .limit  = 250
  95                 },
  96                 .mr_cache[2]    = {
  97                         .size   = 500,
  98                         .limit  = 250
  99                 },
 100                 .mr_cache[3]    = {
 101                         .size   = 500,
 102                         .limit  = 250
 103                 },
 104                 .mr_cache[4]    = {
 105                         .size   = 500,
 106                         .limit  = 250
 107                 },
 108                 .mr_cache[5]    = {
 109                         .size   = 500,
 110                         .limit  = 250
 111                 },
 112                 .mr_cache[6]    = {
 113                         .size   = 500,
 114                         .limit  = 250
 115                 },
 116                 .mr_cache[7]    = {
 117                         .size   = 500,
 118                         .limit  = 250
 119                 },
 120                 .mr_cache[8]    = {
 121                         .size   = 500,
 122                         .limit  = 250
 123                 },
 124                 .mr_cache[9]    = {
 125                         .size   = 500,
 126                         .limit  = 250
 127                 },
 128                 .mr_cache[10]   = {
 129                         .size   = 500,
 130                         .limit  = 250
 131                 },
 132                 .mr_cache[11]   = {
 133                         .size   = 500,
 134                         .limit  = 250
 135                 },
 136                 .mr_cache[12]   = {
 137                         .size   = 64,
 138                         .limit  = 32
 139                 },
 140                 .mr_cache[13]   = {
 141                         .size   = 32,
 142                         .limit  = 16
 143                 },
 144                 .mr_cache[14]   = {
 145                         .size   = 16,
 146                         .limit  = 8
 147                 },
 148                 .mr_cache[15]   = {
 149                         .size   = 8,
 150                         .limit  = 4
 151                 },
 152         },
 153 };
 154
 155 static int set_dma_caps(struct pci_dev *pdev)
 156 {
 157         int err;
 158
 159         err = pci_set_dma_mask(pdev, DMA_BIT_MASK(64));
 160         if (err) {
 161                 dev_warn(&pdev->dev, "Warning: couldn't set 64-bit PCI DMA mask\n");
 162                 err = pci_set_dma_mask(pdev, DMA_BIT_MASK(32));
 163                 if (err) {
 164                         dev_err(&pdev->dev, "Can't set PCI DMA mask, aborting\n");
 165                         return err;
 166                 }
 167         }
 168
 169         err = pci_set_consistent_dma_mask(pdev, DMA_BIT_MASK(64));
 170         if (err) {
 171                 dev_warn(&pdev->dev,
 172                          "Warning: couldn't set 64-bit consistent PCI DMA mask\n");
 173                 err = pci_set_consistent_dma_mask(pdev, DMA_BIT_MASK(32));
 174                 if (err) {
 175                         dev_err(&pdev->dev,
 176                                 "Can't set consistent PCI DMA mask, aborting\n");
 177                         return err;
 178                 }
 179         }
 180
 181         dma_set_max_seg_size(&pdev->dev, 2u * 1024 * 1024 * 1024);
 182         return err;
 183 }
 184
 185 static int request_bar(struct pci_dev *pdev)
 186 {
 187         int err = 0;
 188
 189         if (!(pci_resource_flags(pdev, 0) & IORESOURCE_MEM)) {
 190                 dev_err(&pdev->dev, "Missing registers BAR, aborting\n");
 191                 return -ENODEV;
 192         }
 193
 194         err = pci_request_regions(pdev, DRIVER_NAME);
 195         if (err)
 196                 dev_err(&pdev->dev, "Couldn't get PCI resources, aborting\n");
 197
 198         return err;
 199 }
 200
 201 static void release_bar(struct pci_dev *pdev)
 202 {
 203         pci_release_regions(pdev);
 204 }
 205
 206 static int mlx5_enable_msix(struct mlx5_core_dev *dev)
 207 {
 208         struct mlx5_priv *priv = &dev->priv;
 209         struct mlx5_eq_table *table = &priv->eq_table;
 210         int num_eqs = 1 << MLX5_CAP_GEN(dev, log_max_eq);
 211         int nvec;
 212         int i;
 213
 214         nvec = MLX5_CAP_GEN(dev, num_ports) * num_online_cpus() +
 215                MLX5_EQ_VEC_COMP_BASE;
 216         nvec = min_t(int, nvec, num_eqs);
 217         if (nvec <= MLX5_EQ_VEC_COMP_BASE)
 218                 return -ENOMEM;
 219
 220         priv->msix_arr = kcalloc(nvec, sizeof(*priv->msix_arr), GFP_KERNEL);
 221
 222         priv->irq_info = kcalloc(nvec, sizeof(*priv->irq_info), GFP_KERNEL);
 223         if (!priv->msix_arr || !priv->irq_info)
 224                 goto err_free_msix;
 225
 226         for (i = 0; i < nvec; i++)
 227                 priv->msix_arr[i].entry = i;
 228
 229         nvec = pci_enable_msix_range(dev->pdev, priv->msix_arr,
 230                                      MLX5_EQ_VEC_COMP_BASE + 1, nvec);
 231         if (nvec < 0)
 232                 return nvec;
 233
 234         table->num_comp_vectors = nvec - MLX5_EQ_VEC_COMP_BASE;
 235
 236         return 0;
 237
 238 err_free_msix:
 239         kfree(priv->irq_info);
 240         kfree(priv->msix_arr);
 241         return -ENOMEM;
 242 }
 243
 244 static void mlx5_disable_msix(struct mlx5_core_dev *dev)
 245 {
 246         struct mlx5_priv *priv = &dev->priv;
 247
 248         pci_disable_msix(dev->pdev);
 249         kfree(priv->irq_info);
 250         kfree(priv->msix_arr);
 251 }
 252
 253 struct mlx5_reg_host_endianess {
 254         u8      he;
 255         u8      rsvd[15];
 256 };
 257
 258
 259 #define CAP_MASK(pos, size) ((u64)((1 << (size)) - 1) << (pos))
 260
 261 enum {
 262         MLX5_CAP_BITS_RW_MASK = CAP_MASK(MLX5_CAP_OFF_CMDIF_CSUM, 2) |
 263                                 MLX5_DEV_CAP_FLAG_DCT,
 264 };
 265
 266 static u16 to_fw_pkey_sz(u32 size)
 267 {
 268         switch (size) {
 269         case 128:
 270                 return 0;
 271         case 256:
 272                 return 1;
 273         case 512:
 274                 return 2;
 275         case 1024:
 276                 return 3;
 277         case 2048:
 278                 return 4;
 279         case 4096:
 280                 return 5;
 281         default:
 282                 pr_warn("invalid pkey table size %d\n", size);
 283                 return 0;
 284         }
 285 }
 286
 287 int mlx5_core_get_caps(struct mlx5_core_dev *dev, enum mlx5_cap_type cap_type,
 288                        enum mlx5_cap_mode cap_mode)
 289 {
 290         u8 in[MLX5_ST_SZ_BYTES(query_hca_cap_in)];
 291         int out_sz = MLX5_ST_SZ_BYTES(query_hca_cap_out);
 292         void *out, *hca_caps;
 293         u16 opmod = (cap_type << 1) | (cap_mode & 0x01);
 294         int err;
 295
 296         memset(in, 0, sizeof(in));
 297         out = kzalloc(out_sz, GFP_KERNEL);
 298         if (!out)
 299                 return -ENOMEM;
 300
 301         MLX5_SET(query_hca_cap_in, in, opcode, MLX5_CMD_OP_QUERY_HCA_CAP);
 302         MLX5_SET(query_hca_cap_in, in, op_mod, opmod);
 303         err = mlx5_cmd_exec(dev, in, sizeof(in), out, out_sz);
 304         if (err)
 305                 goto query_ex;
 306
 307         err = mlx5_cmd_status_to_err_v2(out);
 308         if (err) {
 309                 mlx5_core_warn(dev,
 310                                "QUERY_HCA_CAP : type(%x) opmode(%x) Failed(%d)\n",
 311                                cap_type, cap_mode, err);
 312                 goto query_ex;
 313         }
 314
 315         hca_caps =  MLX5_ADDR_OF(query_hca_cap_out, out, capability);
 316
 317         switch (cap_mode) {
 318         case HCA_CAP_OPMOD_GET_MAX:
 319                 memcpy(dev->hca_caps_max[cap_type], hca_caps,
 320                        MLX5_UN_SZ_BYTES(hca_cap_union));
 321                 break;
 322         case HCA_CAP_OPMOD_GET_CUR:
 323                 memcpy(dev->hca_caps_cur[cap_type], hca_caps,
 324                        MLX5_UN_SZ_BYTES(hca_cap_union));
 325                 break;
 326         default:
 327                 mlx5_core_warn(dev,
 328                                "Tried to query dev cap type(%x) with wrong opmode(%x)\n",
 329                                cap_type, cap_mode);
 330                 err = -EINVAL;
 331                 break;
 332         }
 333 query_ex:
 334         kfree(out);
 335         return err;
 336 }
 337
 338 static int set_caps(struct mlx5_core_dev *dev, void *in, int in_sz)
 339 {
 340         u32 out[MLX5_ST_SZ_DW(set_hca_cap_out)];
 341         int err;
 342
 343         memset(out, 0, sizeof(out));
 344
 345         MLX5_SET(set_hca_cap_in, in, opcode, MLX5_CMD_OP_SET_HCA_CAP);
 346         err = mlx5_cmd_exec(dev, in, in_sz, out, sizeof(out));
 347         if (err)
 348                 return err;
 349
 350         err = mlx5_cmd_status_to_err_v2(out);
 351
 352         return err;
 353 }
 354
 355 static int handle_hca_cap(struct mlx5_core_dev *dev)
 356 {
 357         void *set_ctx = NULL;
 358         struct mlx5_profile *prof = dev->profile;
 359         int err = -ENOMEM;
 360         int set_sz = MLX5_ST_SZ_BYTES(set_hca_cap_in);
 361         void *set_hca_cap;
 362
 363         set_ctx = kzalloc(set_sz, GFP_KERNEL);
 364         if (!set_ctx)
 365                 goto query_ex;
 366
 367         err = mlx5_core_get_caps(dev, MLX5_CAP_GENERAL, HCA_CAP_OPMOD_GET_MAX);
 368         if (err)
 369                 goto query_ex;
 370
 371         err = mlx5_core_get_caps(dev, MLX5_CAP_GENERAL, HCA_CAP_OPMOD_GET_CUR);
 372         if (err)
 373                 goto query_ex;
 374
 375         set_hca_cap = MLX5_ADDR_OF(set_hca_cap_in, set_ctx,
 376                                    capability);
 377         memcpy(set_hca_cap, dev->hca_caps_cur[MLX5_CAP_GENERAL],
 378                MLX5_ST_SZ_BYTES(cmd_hca_cap));
 379
 380         mlx5_core_dbg(dev, "Current Pkey table size %d Setting new size %d\n",
 381                       mlx5_to_sw_pkey_sz(MLX5_CAP_GEN(dev, pkey_table_size)),
 382                       128);
 383         /* we limit the size of the pkey table to 128 entries for now */
 384         MLX5_SET(cmd_hca_cap, set_hca_cap, pkey_table_size,
 385                  to_fw_pkey_sz(128));
 386
 387         if (prof->mask & MLX5_PROF_MASK_QP_SIZE)
 388                 MLX5_SET(cmd_hca_cap, set_hca_cap, log_max_qp,
 389                          prof->log_max_qp);
 390
 391         /* disable cmdif checksum */
 392         MLX5_SET(cmd_hca_cap, set_hca_cap, cmdif_checksum, 0);
 393
 394         err = set_caps(dev, set_ctx, set_sz);
 395
 396 query_ex:
 397         kfree(set_ctx);
 398         return err;
 399 }
 400
 401 static int set_hca_ctrl(struct mlx5_core_dev *dev)
 402 {
 403         struct mlx5_reg_host_endianess he_in;
 404         struct mlx5_reg_host_endianess he_out;
 405         int err;
 406
 407         memset(&he_in, 0, sizeof(he_in));
 408         he_in.he = MLX5_SET_HOST_ENDIANNESS;
 409         err = mlx5_core_access_reg(dev, &he_in,  sizeof(he_in),
 410                                         &he_out, sizeof(he_out),
 411                                         MLX5_REG_HOST_ENDIANNESS, 0, 1);
 412         return err;
 413 }
 414
 415 static int mlx5_core_enable_hca(struct mlx5_core_dev *dev)
 416 {
 417         int err;
 418         struct mlx5_enable_hca_mbox_in in;
 419         struct mlx5_enable_hca_mbox_out out;
 420
 421         memset(&in, 0, sizeof(in));
 422         memset(&out, 0, sizeof(out));
 423         in.hdr.opcode = cpu_to_be16(MLX5_CMD_OP_ENABLE_HCA);
 424         err = mlx5_cmd_exec(dev, &in, sizeof(in), &out, sizeof(out));
 425         if (err)
 426                 return err;
 427
 428         if (out.hdr.status)
 429                 return mlx5_cmd_status_to_err(&out.hdr);
 430
 431         return 0;
 432 }
 433
 434 static int mlx5_core_disable_hca(struct mlx5_core_dev *dev)
 435 {
 436         int err;
 437         struct mlx5_disable_hca_mbox_in in;
 438         struct mlx5_disable_hca_mbox_out out;
 439
 440         memset(&in, 0, sizeof(in));
 441         memset(&out, 0, sizeof(out));
 442         in.hdr.opcode = cpu_to_be16(MLX5_CMD_OP_DISABLE_HCA);
 443         err = mlx5_cmd_exec(dev, &in, sizeof(in), &out, sizeof(out));
 444         if (err)
 445                 return err;
 446
 447         if (out.hdr.status)
 448                 return mlx5_cmd_status_to_err(&out.hdr);
 449
 450         return 0;
 451 }
 452
 453 static int mlx5_irq_set_affinity_hint(struct mlx5_core_dev *mdev, int i)
 454 {
 455         struct mlx5_priv *priv  = &mdev->priv;
 456         struct msix_entry *msix = priv->msix_arr;
 457         int irq                 = msix[i + MLX5_EQ_VEC_COMP_BASE].vector;
 458         int numa_node           = priv->numa_node;
 459         int err;
 460
 461         if (!zalloc_cpumask_var(&priv->irq_info[i].mask, GFP_KERNEL)) {
 462                 mlx5_core_warn(mdev, "zalloc_cpumask_var failed");
 463                 return -ENOMEM;
 464         }
 465
 466         cpumask_set_cpu(cpumask_local_spread(i, numa_node),
 467                         priv->irq_info[i].mask);
 468
 469         err = irq_set_affinity_hint(irq, priv->irq_info[i].mask);
 470         if (err) {
 471                 mlx5_core_warn(mdev, "irq_set_affinity_hint failed,irq 0x%.4x",
 472                                irq);
 473                 goto err_clear_mask;
 474         }
 475
 476         return 0;
 477
 478 err_clear_mask:
 479         free_cpumask_var(priv->irq_info[i].mask);
 480         return err;
 481 }
 482
 483 static void mlx5_irq_clear_affinity_hint(struct mlx5_core_dev *mdev, int i)
 484 {
 485         struct mlx5_priv *priv  = &mdev->priv;
 486         struct msix_entry *msix = priv->msix_arr;
 487         int irq                 = msix[i + MLX5_EQ_VEC_COMP_BASE].vector;
 488
 489         irq_set_affinity_hint(irq, NULL);
 490         free_cpumask_var(priv->irq_info[i].mask);
 491 }
 492
 493 static int mlx5_irq_set_affinity_hints(struct mlx5_core_dev *mdev)
 494 {
 495         int err;
 496         int i;
 497
 498         for (i = 0; i < mdev->priv.eq_table.num_comp_vectors; i++) {
 499                 err = mlx5_irq_set_affinity_hint(mdev, i);
 500                 if (err)
 501                         goto err_out;
 502         }
 503
 504         return 0;
 505
 506 err_out:
 507         for (i--; i >= 0; i--)
 508                 mlx5_irq_clear_affinity_hint(mdev, i);
 509
 510         return err;
 511 }
 512
 513 static void mlx5_irq_clear_affinity_hints(struct mlx5_core_dev *mdev)
 514 {
 515         int i;
 516
 517         for (i = 0; i < mdev->priv.eq_table.num_comp_vectors; i++)
 518                 mlx5_irq_clear_affinity_hint(mdev, i);
 519 }
 520
 521 int mlx5_vector2eqn(struct mlx5_core_dev *dev, int vector, int *eqn, int *irqn)
 522 {
 523         struct mlx5_eq_table *table = &dev->priv.eq_table;
 524         struct mlx5_eq *eq, *n;
 525         int err = -ENOENT;
 526
 527         spin_lock(&table->lock);
 528         list_for_each_entry_safe(eq, n, &table->comp_eqs_list, list) {
 529                 if (eq->index == vector) {
 530                         *eqn = eq->eqn;
 531                         *irqn = eq->irqn;
 532                         err = 0;
 533                         break;
 534                 }
 535         }
 536         spin_unlock(&table->lock);
 537
 538         return err;
 539 }
 540 EXPORT_SYMBOL(mlx5_vector2eqn);
 541
 542 static void free_comp_eqs(struct mlx5_core_dev *dev)
 543 {
 544         struct mlx5_eq_table *table = &dev->priv.eq_table;
 545         struct mlx5_eq *eq, *n;
 546
 547         spin_lock(&table->lock);
 548         list_for_each_entry_safe(eq, n, &table->comp_eqs_list, list) {
 549                 list_del(&eq->list);
 550                 spin_unlock(&table->lock);
 551                 if (mlx5_destroy_unmap_eq(dev, eq))
 552                         mlx5_core_warn(dev, "failed to destroy EQ 0x%x\n",
 553                                        eq->eqn);
 554                 kfree(eq);
 555                 spin_lock(&table->lock);
 556         }
 557         spin_unlock(&table->lock);
 558 }
 559
 560 static int alloc_comp_eqs(struct mlx5_core_dev *dev)
 561 {
 562         struct mlx5_eq_table *table = &dev->priv.eq_table;
 563         char name[MLX5_MAX_IRQ_NAME];
 564         struct mlx5_eq *eq;
 565         int ncomp_vec;
 566         int nent;
 567         int err;
 568         int i;
 569
 570         INIT_LIST_HEAD(&table->comp_eqs_list);
 571         ncomp_vec = table->num_comp_vectors;
 572         nent = MLX5_COMP_EQ_SIZE;
 573         for (i = 0; i < ncomp_vec; i++) {
 574                 eq = kzalloc(sizeof(*eq), GFP_KERNEL);
 575                 if (!eq) {
 576                         err = -ENOMEM;
 577                         goto clean;
 578                 }
 579
 580                 snprintf(name, MLX5_MAX_IRQ_NAME, "mlx5_comp%d", i);
 581                 err = mlx5_create_map_eq(dev, eq,
 582                                          i + MLX5_EQ_VEC_COMP_BASE, nent, 0,
 583                                          name, &dev->priv.uuari.uars[0]);
 584                 if (err) {
 585                         kfree(eq);
 586                         goto clean;
 587                 }
 588                 mlx5_core_dbg(dev, "allocated completion EQN %d\n", eq->eqn);
 589                 eq->index = i;
 590                 spin_lock(&table->lock);
 591                 list_add_tail(&eq->list, &table->comp_eqs_list);
 592                 spin_unlock(&table->lock);
 593         }
 594
 595         return 0;
 596
 597 clean:
 598         free_comp_eqs(dev);
 599         return err;
 600 }
 601
 602 #ifdef CONFIG_MLX5_CORE_EN
 603 static int mlx5_core_set_issi(struct mlx5_core_dev *dev)
 604 {
 605         u32 query_in[MLX5_ST_SZ_DW(query_issi_in)];
 606         u32 query_out[MLX5_ST_SZ_DW(query_issi_out)];
 607         u32 set_in[MLX5_ST_SZ_DW(set_issi_in)];
 608         u32 set_out[MLX5_ST_SZ_DW(set_issi_out)];
 609         int err;
 610         u32 sup_issi;
 611
 612         memset(query_in, 0, sizeof(query_in));
 613         memset(query_out, 0, sizeof(query_out));
 614
 615         MLX5_SET(query_issi_in, query_in, opcode, MLX5_CMD_OP_QUERY_ISSI);
 616
 617         err = mlx5_cmd_exec_check_status(dev, query_in, sizeof(query_in),
 618                                          query_out, sizeof(query_out));
 619         if (err) {
 620                 if (((struct mlx5_outbox_hdr *)query_out)->status ==
 621                     MLX5_CMD_STAT_BAD_OP_ERR) {
 622                         pr_debug("Only ISSI 0 is supported\n");
 623                         return 0;
 624                 }
 625
 626                 pr_err("failed to query ISSI\n");
 627                 return err;
 628         }
 629
 630         sup_issi = MLX5_GET(query_issi_out, query_out, supported_issi_dw0);
 631
 632         if (sup_issi & (1 << 1)) {
 633                 memset(set_in, 0, sizeof(set_in));
 634                 memset(set_out, 0, sizeof(set_out));
 635
 636                 MLX5_SET(set_issi_in, set_in, opcode, MLX5_CMD_OP_SET_ISSI);
 637                 MLX5_SET(set_issi_in, set_in, current_issi, 1);
 638
 639                 err = mlx5_cmd_exec_check_status(dev, set_in, sizeof(set_in),
 640                                                  set_out, sizeof(set_out));
 641                 if (err) {
 642                         pr_err("failed to set ISSI=1\n");
 643                         return err;
 644                 }
 645
 646                 dev->issi = 1;
 647
 648                 return 0;
 649         } else if (sup_issi & (1 << 0) || !sup_issi) {
 650                 return 0;
 651         }
 652
 653         return -ENOTSUPP;
 654 }
 655 #endif
 656
 657 static int mlx5_dev_init(struct mlx5_core_dev *dev, struct pci_dev *pdev)
 658 {
 659         struct mlx5_priv *priv = &dev->priv;
 660         int err;
 661
 662         dev->pdev = pdev;
 663         pci_set_drvdata(dev->pdev, dev);
 664         strncpy(priv->name, dev_name(&pdev->dev), MLX5_MAX_NAME_LEN);
 665         priv->name[MLX5_MAX_NAME_LEN - 1] = 0;
 666
 667         mutex_init(&priv->pgdir_mutex);
 668         INIT_LIST_HEAD(&priv->pgdir_list);
 669         spin_lock_init(&priv->mkey_lock);
 670
 671         mutex_init(&priv->alloc_mutex);
 672
 673         priv->numa_node = dev_to_node(&dev->pdev->dev);
 674
 675         priv->dbg_root = debugfs_create_dir(dev_name(&pdev->dev), mlx5_debugfs_root);
 676         if (!priv->dbg_root)
 677                 return -ENOMEM;
 678
 679         err = pci_enable_device(pdev);
 680         if (err) {
 681                 dev_err(&pdev->dev, "Cannot enable PCI device, aborting\n");
 682                 goto err_dbg;
 683         }
 684
 685         err = request_bar(pdev);
 686         if (err) {
 687                 dev_err(&pdev->dev, "error requesting BARs, aborting\n");
 688                 goto err_disable;
 689         }
 690
 691         pci_set_master(pdev);
 692
 693         err = set_dma_caps(pdev);
 694         if (err) {
 695                 dev_err(&pdev->dev, "Failed setting DMA capabilities mask, aborting\n");
 696                 goto err_clr_master;
 697         }
 698
 699         dev->iseg_base = pci_resource_start(dev->pdev, 0);
 700         dev->iseg = ioremap(dev->iseg_base, sizeof(*dev->iseg));
 701         if (!dev->iseg) {
 702                 err = -ENOMEM;
 703                 dev_err(&pdev->dev, "Failed mapping initialization segment, aborting\n");
 704                 goto err_clr_master;
 705         }
 706         dev_info(&pdev->dev, "firmware version: %d.%d.%d\n", fw_rev_maj(dev),
 707                  fw_rev_min(dev), fw_rev_sub(dev));
 708
 709         err = mlx5_cmd_init(dev);
 710         if (err) {
 711                 dev_err(&pdev->dev, "Failed initializing command interface, aborting\n");
 712                 goto err_unmap;
 713         }
 714
 715         mlx5_pagealloc_init(dev);
 716
 717         err = mlx5_core_enable_hca(dev);
 718         if (err) {
 719                 dev_err(&pdev->dev, "enable hca failed\n");
 720                 goto err_pagealloc_cleanup;
 721         }
 722
 723 #ifdef CONFIG_MLX5_CORE_EN
 724         err = mlx5_core_set_issi(dev);
 725         if (err) {
 726                 dev_err(&pdev->dev, "failed to set issi\n");
 727                 goto err_disable_hca;
 728         }
 729 #endif
 730
 731         err = mlx5_satisfy_startup_pages(dev, 1);
 732         if (err) {
 733                 dev_err(&pdev->dev, "failed to allocate boot pages\n");
 734                 goto err_disable_hca;
 735         }
 736
 737         err = set_hca_ctrl(dev);
 738         if (err) {
 739                 dev_err(&pdev->dev, "set_hca_ctrl failed\n");
 740                 goto reclaim_boot_pages;
 741         }
 742
 743         err = handle_hca_cap(dev);
 744         if (err) {
 745                 dev_err(&pdev->dev, "handle_hca_cap failed\n");
 746                 goto reclaim_boot_pages;
 747         }
 748
 749         err = mlx5_satisfy_startup_pages(dev, 0);
 750         if (err) {
 751                 dev_err(&pdev->dev, "failed to allocate init pages\n");
 752                 goto reclaim_boot_pages;
 753         }
 754
 755         err = mlx5_pagealloc_start(dev);
 756         if (err) {
 757                 dev_err(&pdev->dev, "mlx5_pagealloc_start failed\n");
 758                 goto reclaim_boot_pages;
 759         }
 760
 761         err = mlx5_cmd_init_hca(dev);
 762         if (err) {
 763                 dev_err(&pdev->dev, "init hca failed\n");
 764                 goto err_pagealloc_stop;
 765         }
 766
 767         mlx5_start_health_poll(dev);
 768
 769         err = mlx5_query_hca_caps(dev);
 770         if (err) {
 771                 dev_err(&pdev->dev, "query hca failed\n");
 772                 goto err_stop_poll;
 773         }
 774
 775         err = mlx5_query_board_id(dev);
 776         if (err) {
 777                 dev_err(&pdev->dev, "query board id failed\n");
 778                 goto err_stop_poll;
 779         }
 780
 781         err = mlx5_enable_msix(dev);
 782         if (err) {
 783                 dev_err(&pdev->dev, "enable msix failed\n");
 784                 goto err_stop_poll;
 785         }
 786
 787         err = mlx5_eq_init(dev);
 788         if (err) {
 789                 dev_err(&pdev->dev, "failed to initialize eq\n");
 790                 goto disable_msix;
 791         }
 792
 793         err = mlx5_alloc_uuars(dev, &priv->uuari);
 794         if (err) {
 795                 dev_err(&pdev->dev, "Failed allocating uar, aborting\n");
 796                 goto err_eq_cleanup;
 797         }
 798
 799         err = mlx5_start_eqs(dev);
 800         if (err) {
 801                 dev_err(&pdev->dev, "Failed to start pages and async EQs\n");
 802                 goto err_free_uar;
 803         }
 804
 805         err = alloc_comp_eqs(dev);
 806         if (err) {
 807                 dev_err(&pdev->dev, "Failed to alloc completion EQs\n");
 808                 goto err_stop_eqs;
 809         }
 810
 811         err = mlx5_irq_set_affinity_hints(dev);
 812         if (err) {
 813                 dev_err(&pdev->dev, "Failed to alloc affinity hint cpumask\n");
 814                 goto err_free_comp_eqs;
 815         }
 816
 817         MLX5_INIT_DOORBELL_LOCK(&priv->cq_uar_lock);
 818
 819         mlx5_init_cq_table(dev);
 820         mlx5_init_qp_table(dev);
 821         mlx5_init_srq_table(dev);
 822         mlx5_init_mr_table(dev);
 823
 824         return 0;
 825
 826 err_free_comp_eqs:
 827         free_comp_eqs(dev);
 828
 829 err_stop_eqs:
 830         mlx5_stop_eqs(dev);
 831
 832 err_free_uar:
 833         mlx5_free_uuars(dev, &priv->uuari);
 834
 835 err_eq_cleanup:
 836         mlx5_eq_cleanup(dev);
 837
 838 disable_msix:
 839         mlx5_disable_msix(dev);
 840
 841 err_stop_poll:
 842         mlx5_stop_health_poll(dev);
 843         if (mlx5_cmd_teardown_hca(dev)) {
 844                 dev_err(&dev->pdev->dev, "tear_down_hca failed, skip cleanup\n");
 845                 return err;
 846         }
 847
 848 err_pagealloc_stop:
 849         mlx5_pagealloc_stop(dev);
 850
 851 reclaim_boot_pages:
 852         mlx5_reclaim_startup_pages(dev);
 853
 854 err_disable_hca:
 855         mlx5_core_disable_hca(dev);
 856
 857 err_pagealloc_cleanup:
 858         mlx5_pagealloc_cleanup(dev);
 859         mlx5_cmd_cleanup(dev);
 860
 861 err_unmap:
 862         iounmap(dev->iseg);
 863
 864 err_clr_master:
 865         pci_clear_master(dev->pdev);
 866         release_bar(dev->pdev);
 867
 868 err_disable:
 869         pci_disable_device(dev->pdev);
 870
 871 err_dbg:
 872         debugfs_remove(priv->dbg_root);
 873         return err;
 874 }
 875
 876 static void mlx5_dev_cleanup(struct mlx5_core_dev *dev)
 877 {
 878         struct mlx5_priv *priv = &dev->priv;
 879
 880         mlx5_cleanup_srq_table(dev);
 881         mlx5_cleanup_qp_table(dev);
 882         mlx5_cleanup_cq_table(dev);
 883         mlx5_irq_clear_affinity_hints(dev);
 884         free_comp_eqs(dev);
 885         mlx5_stop_eqs(dev);
 886         mlx5_free_uuars(dev, &priv->uuari);
 887         mlx5_eq_cleanup(dev);
 888         mlx5_disable_msix(dev);
 889         mlx5_stop_health_poll(dev);
 890         if (mlx5_cmd_teardown_hca(dev)) {
 891                 dev_err(&dev->pdev->dev, "tear_down_hca failed, skip cleanup\n");
 892                 return;
 893         }
 894         mlx5_pagealloc_stop(dev);
 895         mlx5_reclaim_startup_pages(dev);
 896         mlx5_core_disable_hca(dev);
 897         mlx5_pagealloc_cleanup(dev);
 898         mlx5_cmd_cleanup(dev);
 899         iounmap(dev->iseg);
 900         pci_clear_master(dev->pdev);
 901         release_bar(dev->pdev);
 902         pci_disable_device(dev->pdev);
 903         debugfs_remove(priv->dbg_root);
 904 }
 905
 906 static void mlx5_add_device(struct mlx5_interface *intf, struct mlx5_priv *priv)
 907 {
 908         struct mlx5_device_context *dev_ctx;
 909         struct mlx5_core_dev *dev = container_of(priv, struct mlx5_core_dev, priv);
 910
 911         dev_ctx = kmalloc(sizeof(*dev_ctx), GFP_KERNEL);
 912         if (!dev_ctx) {
 913                 pr_warn("mlx5_add_device: alloc context failed\n");
 914                 return;
 915         }
 916
 917         dev_ctx->intf    = intf;
 918         dev_ctx->context = intf->add(dev);
 919
 920         if (dev_ctx->context) {
 921                 spin_lock_irq(&priv->ctx_lock);
 922                 list_add_tail(&dev_ctx->list, &priv->ctx_list);
 923                 spin_unlock_irq(&priv->ctx_lock);
 924         } else {
 925                 kfree(dev_ctx);
 926         }
 927 }
 928
 929 static void mlx5_remove_device(struct mlx5_interface *intf, struct mlx5_priv *priv)
 930 {
 931         struct mlx5_device_context *dev_ctx;
 932         struct mlx5_core_dev *dev = container_of(priv, struct mlx5_core_dev, priv);
 933
 934         list_for_each_entry(dev_ctx, &priv->ctx_list, list)
 935                 if (dev_ctx->intf == intf) {
 936                         spin_lock_irq(&priv->ctx_lock);
 937                         list_del(&dev_ctx->list);
 938                         spin_unlock_irq(&priv->ctx_lock);
 939
 940                         intf->remove(dev, dev_ctx->context);
 941                         kfree(dev_ctx);
 942                         return;
 943                 }
 944 }
 945 static int mlx5_register_device(struct mlx5_core_dev *dev)
 946 {
 947         struct mlx5_priv *priv = &dev->priv;
 948         struct mlx5_interface *intf;
 949
 950         mutex_lock(&intf_mutex);
 951         list_add_tail(&priv->dev_list, &dev_list);
 952         list_for_each_entry(intf, &intf_list, list)
 953                 mlx5_add_device(intf, priv);
 954         mutex_unlock(&intf_mutex);
 955
 956         return 0;
 957 }
 958 static void mlx5_unregister_device(struct mlx5_core_dev *dev)
 959 {
 960         struct mlx5_priv *priv = &dev->priv;
 961         struct mlx5_interface *intf;
 962
 963         mutex_lock(&intf_mutex);
 964         list_for_each_entry(intf, &intf_list, list)
 965                 mlx5_remove_device(intf, priv);
 966         list_del(&priv->dev_list);
 967         mutex_unlock(&intf_mutex);
 968 }
 969
 970 int mlx5_register_interface(struct mlx5_interface *intf)
 971 {
 972         struct mlx5_priv *priv;
 973
 974         if (!intf->add || !intf->remove)
 975                 return -EINVAL;
 976
 977         mutex_lock(&intf_mutex);
 978         list_add_tail(&intf->list, &intf_list);
 979         list_for_each_entry(priv, &dev_list, dev_list)
 980                 mlx5_add_device(intf, priv);
 981         mutex_unlock(&intf_mutex);
 982
 983         return 0;
 984 }
 985 EXPORT_SYMBOL(mlx5_register_interface);
 986
 987 void mlx5_unregister_interface(struct mlx5_interface *intf)
 988 {
 989         struct mlx5_priv *priv;
 990
 991         mutex_lock(&intf_mutex);
 992         list_for_each_entry(priv, &dev_list, dev_list)
 993                mlx5_remove_device(intf, priv);
 994         list_del(&intf->list);
 995         mutex_unlock(&intf_mutex);
 996 }
 997 EXPORT_SYMBOL(mlx5_unregister_interface);
 998
 999 void *mlx5_get_protocol_dev(struct mlx5_core_dev *mdev, int protocol)
1000 {
1001         struct mlx5_priv *priv = &mdev->priv;
1002         struct mlx5_device_context *dev_ctx;
1003         unsigned long flags;
1004         void *result = NULL;
1005
1006         spin_lock_irqsave(&priv->ctx_lock, flags);
1007
1008         list_for_each_entry(dev_ctx, &mdev->priv.ctx_list, list)
1009                 if ((dev_ctx->intf->protocol == protocol) &&
1010                     dev_ctx->intf->get_dev) {
1011                         result = dev_ctx->intf->get_dev(dev_ctx->context);
1012                         break;
1013                 }
1014
1015         spin_unlock_irqrestore(&priv->ctx_lock, flags);
1016
1017         return result;
1018 }
1019 EXPORT_SYMBOL(mlx5_get_protocol_dev);
1020
1021 static void mlx5_core_event(struct mlx5_core_dev *dev, enum mlx5_dev_event event,
1022                             unsigned long param)
1023 {
1024         struct mlx5_priv *priv = &dev->priv;
1025         struct mlx5_device_context *dev_ctx;
1026         unsigned long flags;
1027
1028         spin_lock_irqsave(&priv->ctx_lock, flags);
1029
1030         list_for_each_entry(dev_ctx, &priv->ctx_list, list)
1031                 if (dev_ctx->intf->event)
1032                         dev_ctx->intf->event(dev, dev_ctx->context, event, param);
1033
1034         spin_unlock_irqrestore(&priv->ctx_lock, flags);
1035 }
1036
1037 struct mlx5_core_event_handler {
1038         void (*event)(struct mlx5_core_dev *dev,
1039                       enum mlx5_dev_event event,
1040                       void *data);
1041 };
1042
1043 #define MLX5_IB_MOD "mlx5_ib"
1044
1045 static int init_one(struct pci_dev *pdev,
1046                     const struct pci_device_id *id)
1047 {
1048         struct mlx5_core_dev *dev;
1049         struct mlx5_priv *priv;
1050         int err;
1051
1052         dev = kzalloc(sizeof(*dev), GFP_KERNEL);
1053         if (!dev) {
1054                 dev_err(&pdev->dev, "kzalloc failed\n");
1055                 return -ENOMEM;
1056         }
1057         priv = &dev->priv;
1058
1059         pci_set_drvdata(pdev, dev);
1060
1061         if (prof_sel < 0 || prof_sel >= ARRAY_SIZE(profile)) {
1062                 pr_warn("selected profile out of range, selecting default (%d)\n",
1063                         MLX5_DEFAULT_PROF);
1064                 prof_sel = MLX5_DEFAULT_PROF;
1065         }
1066         dev->profile = &profile[prof_sel];
1067         dev->event = mlx5_core_event;
1068
1069         INIT_LIST_HEAD(&priv->ctx_list);
1070         spin_lock_init(&priv->ctx_lock);
1071         err = mlx5_dev_init(dev, pdev);
1072         if (err) {
1073                 dev_err(&pdev->dev, "mlx5_dev_init failed %d\n", err);
1074                 goto out;
1075         }
1076
1077         err = mlx5_register_device(dev);
1078         if (err) {
1079                 dev_err(&pdev->dev, "mlx5_register_device failed %d\n", err);
1080                 goto out_init;
1081         }
1082
1083         err = request_module_nowait(MLX5_IB_MOD);
1084         if (err)
1085                 pr_info("failed request module on %s\n", MLX5_IB_MOD);
1086
1087         return 0;
1088
1089 out_init:
1090         mlx5_dev_cleanup(dev);
1091 out:
1092         kfree(dev);
1093         return err;
1094 }
1095 static void remove_one(struct pci_dev *pdev)
1096 {
1097         struct mlx5_core_dev *dev  = pci_get_drvdata(pdev);
1098
1099         mlx5_unregister_device(dev);
1100         mlx5_dev_cleanup(dev);
1101         kfree(dev);
1102 }
1103
1104 static const struct pci_device_id mlx5_core_pci_table[] = {
1105         { PCI_VDEVICE(MELLANOX, 0x1011) }, /* Connect-IB */
1106         { PCI_VDEVICE(MELLANOX, 0x1012) }, /* Connect-IB VF */
1107         { PCI_VDEVICE(MELLANOX, 0x1013) }, /* ConnectX-4 */
1108         { PCI_VDEVICE(MELLANOX, 0x1014) }, /* ConnectX-4 VF */
1109         { PCI_VDEVICE(MELLANOX, 0x1015) }, /* ConnectX-4LX */
1110         { PCI_VDEVICE(MELLANOX, 0x1016) }, /* ConnectX-4LX VF */
1111         { 0, }
1112 };
1113
1114 MODULE_DEVICE_TABLE(pci, mlx5_core_pci_table);
1115
1116 static struct pci_driver mlx5_core_driver = {
1117         .name           = DRIVER_NAME,
1118         .id_table       = mlx5_core_pci_table,
1119         .probe          = init_one,
1120         .remove         = remove_one
1121 };
1122
1123 static int __init init(void)
1124 {
1125         int err;
1126
1127         mlx5_register_debugfs();
1128         mlx5_core_wq = create_singlethread_workqueue("mlx5_core_wq");
1129         if (!mlx5_core_wq) {
1130                 err = -ENOMEM;
1131                 goto err_debug;
1132         }
1133         mlx5_health_init();
1134
1135         err = pci_register_driver(&mlx5_core_driver);
1136         if (err)
1137                 goto err_health;
1138
1139 #ifdef CONFIG_MLX5_CORE_EN
1140         mlx5e_init();
1141 #endif
1142
1143         return 0;
1144
1145 err_health:
1146         mlx5_health_cleanup();
1147         destroy_workqueue(mlx5_core_wq);
1148 err_debug:
1149         mlx5_unregister_debugfs();
1150         return err;
1151 }
1152
1153 static void __exit cleanup(void)
1154 {
1155 #ifdef CONFIG_MLX5_CORE_EN
1156         mlx5e_cleanup();
1157 #endif
1158         pci_unregister_driver(&mlx5_core_driver);
1159         mlx5_health_cleanup();
1160         destroy_workqueue(mlx5_core_wq);
1161         mlx5_unregister_debugfs();
1162 }
1163
1164 module_init(init);
1165 module_exit(cleanup);