drivers/net/ethernet/mellanox/mlx5/core/main.c

   1 /*
   2  * Copyright (c) 2013-2015, Mellanox Technologies. All rights reserved.
   3  *
   4  * This software is available to you under a choice of one of two
   5  * licenses.  You may choose to be licensed under the terms of the GNU
   6  * General Public License (GPL) Version 2, available from the file
   7  * COPYING in the main directory of this source tree, or the
   8  * OpenIB.org BSD license below:
   9  *
  10  *     Redistribution and use in source and binary forms, with or
  11  *     without modification, are permitted provided that the following
  12  *     conditions are met:
  13  *
  14  *      - Redistributions of source code must retain the above
  15  *        copyright notice, this list of conditions and the following
  16  *        disclaimer.
  17  *
  18  *      - Redistributions in binary form must reproduce the above
  19  *        copyright notice, this list of conditions and the following
  20  *        disclaimer in the documentation and/or other materials
  21  *        provided with the distribution.
  22  *
  23  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
  24  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
  25  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
  26  * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS
  27  * BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN
  28  * ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
  29  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  30  * SOFTWARE.
  31  */
  32
  33 #include <linux/highmem.h>
  34 #include <linux/module.h>
  35 #include <linux/init.h>
  36 #include <linux/errno.h>
  37 #include <linux/pci.h>
  38 #include <linux/dma-mapping.h>
  39 #include <linux/slab.h>
  40 #include <linux/io-mapping.h>
  41 #include <linux/interrupt.h>
  42 #include <linux/delay.h>
  43 #include <linux/mlx5/driver.h>
  44 #include <linux/mlx5/cq.h>
  45 #include <linux/mlx5/qp.h>
  46 #include <linux/mlx5/srq.h>
  47 #include <linux/debugfs.h>
  48 #include <linux/kmod.h>
  49 #include <linux/delay.h>
  50 #include <linux/mlx5/mlx5_ifc.h>
  51 #include "mlx5_core.h"
  52
  53 MODULE_AUTHOR("Eli Cohen <eli@mellanox.com>");
  54 MODULE_DESCRIPTION("Mellanox Connect-IB, ConnectX-4 core driver");
  55 MODULE_LICENSE("Dual BSD/GPL");
  56 MODULE_VERSION(DRIVER_VERSION);
  57
  58 int mlx5_core_debug_mask;
  59 module_param_named(debug_mask, mlx5_core_debug_mask, int, 0644);
  60 MODULE_PARM_DESC(debug_mask, "debug mask: 1 = dump cmd data, 2 = dump cmd exec time, 3 = both. Default=0");
  61
  62 #define MLX5_DEFAULT_PROF       2
  63 static int prof_sel = MLX5_DEFAULT_PROF;
  64 module_param_named(prof_sel, prof_sel, int, 0444);
  65 MODULE_PARM_DESC(prof_sel, "profile selector. Valid range 0 - 2");
  66
  67 static LIST_HEAD(intf_list);
  68 static LIST_HEAD(dev_list);
  69 static DEFINE_MUTEX(intf_mutex);
  70
  71 struct mlx5_device_context {
  72         struct list_head        list;
  73         struct mlx5_interface  *intf;
  74         void                   *context;
  75 };
  76
  77 static struct mlx5_profile profile[] = {
  78         [0] = {
  79                 .mask           = 0,
  80         },
  81         [1] = {
  82                 .mask           = MLX5_PROF_MASK_QP_SIZE,
  83                 .log_max_qp     = 12,
  84         },
  85         [2] = {
  86                 .mask           = MLX5_PROF_MASK_QP_SIZE |
  87                                   MLX5_PROF_MASK_MR_CACHE,
  88                 .log_max_qp     = 17,
  89                 .mr_cache[0]    = {
  90                         .size   = 500,
  91                         .limit  = 250
  92                 },
  93                 .mr_cache[1]    = {
  94                         .size   = 500,
  95                         .limit  = 250
  96                 },
  97                 .mr_cache[2]    = {
  98                         .size   = 500,
  99                         .limit  = 250
 100                 },
 101                 .mr_cache[3]    = {
 102                         .size   = 500,
 103                         .limit  = 250
 104                 },
 105                 .mr_cache[4]    = {
 106                         .size   = 500,
 107                         .limit  = 250
 108                 },
 109                 .mr_cache[5]    = {
 110                         .size   = 500,
 111                         .limit  = 250
 112                 },
 113                 .mr_cache[6]    = {
 114                         .size   = 500,
 115                         .limit  = 250
 116                 },
 117                 .mr_cache[7]    = {
 118                         .size   = 500,
 119                         .limit  = 250
 120                 },
 121                 .mr_cache[8]    = {
 122                         .size   = 500,
 123                         .limit  = 250
 124                 },
 125                 .mr_cache[9]    = {
 126                         .size   = 500,
 127                         .limit  = 250
 128                 },
 129                 .mr_cache[10]   = {
 130                         .size   = 500,
 131                         .limit  = 250
 132                 },
 133                 .mr_cache[11]   = {
 134                         .size   = 500,
 135                         .limit  = 250
 136                 },
 137                 .mr_cache[12]   = {
 138                         .size   = 64,
 139                         .limit  = 32
 140                 },
 141                 .mr_cache[13]   = {
 142                         .size   = 32,
 143                         .limit  = 16
 144                 },
 145                 .mr_cache[14]   = {
 146                         .size   = 16,
 147                         .limit  = 8
 148                 },
 149                 .mr_cache[15]   = {
 150                         .size   = 8,
 151                         .limit  = 4
 152                 },
 153         },
 154 };
 155
 156 #define FW_INIT_TIMEOUT_MILI    2000
 157 #define FW_INIT_WAIT_MS         2
 158
 159 static int wait_fw_init(struct mlx5_core_dev *dev, u32 max_wait_mili)
 160 {
 161         unsigned long end = jiffies + msecs_to_jiffies(max_wait_mili);
 162         int err = 0;
 163
 164         while (fw_initializing(dev)) {
 165                 if (time_after(jiffies, end)) {
 166                         err = -EBUSY;
 167                         break;
 168                 }
 169                 msleep(FW_INIT_WAIT_MS);
 170         }
 171
 172         return err;
 173 }
 174
 175 static int set_dma_caps(struct pci_dev *pdev)
 176 {
 177         int err;
 178
 179         err = pci_set_dma_mask(pdev, DMA_BIT_MASK(64));
 180         if (err) {
 181                 dev_warn(&pdev->dev, "Warning: couldn't set 64-bit PCI DMA mask\n");
 182                 err = pci_set_dma_mask(pdev, DMA_BIT_MASK(32));
 183                 if (err) {
 184                         dev_err(&pdev->dev, "Can't set PCI DMA mask, aborting\n");
 185                         return err;
 186                 }
 187         }
 188
 189         err = pci_set_consistent_dma_mask(pdev, DMA_BIT_MASK(64));
 190         if (err) {
 191                 dev_warn(&pdev->dev,
 192                          "Warning: couldn't set 64-bit consistent PCI DMA mask\n");
 193                 err = pci_set_consistent_dma_mask(pdev, DMA_BIT_MASK(32));
 194                 if (err) {
 195                         dev_err(&pdev->dev,
 196                                 "Can't set consistent PCI DMA mask, aborting\n");
 197                         return err;
 198                 }
 199         }
 200
 201         dma_set_max_seg_size(&pdev->dev, 2u * 1024 * 1024 * 1024);
 202         return err;
 203 }
 204
 205 static int mlx5_pci_enable_device(struct mlx5_core_dev *dev)
 206 {
 207         struct pci_dev *pdev = dev->pdev;
 208         int err = 0;
 209
 210         mutex_lock(&dev->pci_status_mutex);
 211         if (dev->pci_status == MLX5_PCI_STATUS_DISABLED) {
 212                 err = pci_enable_device(pdev);
 213                 if (!err)
 214                         dev->pci_status = MLX5_PCI_STATUS_ENABLED;
 215         }
 216         mutex_unlock(&dev->pci_status_mutex);
 217
 218         return err;
 219 }
 220
 221 static void mlx5_pci_disable_device(struct mlx5_core_dev *dev)
 222 {
 223         struct pci_dev *pdev = dev->pdev;
 224
 225         mutex_lock(&dev->pci_status_mutex);
 226         if (dev->pci_status == MLX5_PCI_STATUS_ENABLED) {
 227                 pci_disable_device(pdev);
 228                 dev->pci_status = MLX5_PCI_STATUS_DISABLED;
 229         }
 230         mutex_unlock(&dev->pci_status_mutex);
 231 }
 232
 233 static int request_bar(struct pci_dev *pdev)
 234 {
 235         int err = 0;
 236
 237         if (!(pci_resource_flags(pdev, 0) & IORESOURCE_MEM)) {
 238                 dev_err(&pdev->dev, "Missing registers BAR, aborting\n");
 239                 return -ENODEV;
 240         }
 241
 242         err = pci_request_regions(pdev, DRIVER_NAME);
 243         if (err)
 244                 dev_err(&pdev->dev, "Couldn't get PCI resources, aborting\n");
 245
 246         return err;
 247 }
 248
 249 static void release_bar(struct pci_dev *pdev)
 250 {
 251         pci_release_regions(pdev);
 252 }
 253
 254 static int mlx5_enable_msix(struct mlx5_core_dev *dev)
 255 {
 256         struct mlx5_priv *priv = &dev->priv;
 257         struct mlx5_eq_table *table = &priv->eq_table;
 258         int num_eqs = 1 << MLX5_CAP_GEN(dev, log_max_eq);
 259         int nvec;
 260         int i;
 261
 262         nvec = MLX5_CAP_GEN(dev, num_ports) * num_online_cpus() +
 263                MLX5_EQ_VEC_COMP_BASE;
 264         nvec = min_t(int, nvec, num_eqs);
 265         if (nvec <= MLX5_EQ_VEC_COMP_BASE)
 266                 return -ENOMEM;
 267
 268         priv->msix_arr = kcalloc(nvec, sizeof(*priv->msix_arr), GFP_KERNEL);
 269
 270         priv->irq_info = kcalloc(nvec, sizeof(*priv->irq_info), GFP_KERNEL);
 271         if (!priv->msix_arr || !priv->irq_info)
 272                 goto err_free_msix;
 273
 274         for (i = 0; i < nvec; i++)
 275                 priv->msix_arr[i].entry = i;
 276
 277         nvec = pci_enable_msix_range(dev->pdev, priv->msix_arr,
 278                                      MLX5_EQ_VEC_COMP_BASE + 1, nvec);
 279         if (nvec < 0)
 280                 return nvec;
 281
 282         table->num_comp_vectors = nvec - MLX5_EQ_VEC_COMP_BASE;
 283
 284         return 0;
 285
 286 err_free_msix:
 287         kfree(priv->irq_info);
 288         kfree(priv->msix_arr);
 289         return -ENOMEM;
 290 }
 291
 292 static void mlx5_disable_msix(struct mlx5_core_dev *dev)
 293 {
 294         struct mlx5_priv *priv = &dev->priv;
 295
 296         pci_disable_msix(dev->pdev);
 297         kfree(priv->irq_info);
 298         kfree(priv->msix_arr);
 299 }
 300
 301 struct mlx5_reg_host_endianess {
 302         u8      he;
 303         u8      rsvd[15];
 304 };
 305
 306
 307 #define CAP_MASK(pos, size) ((u64)((1 << (size)) - 1) << (pos))
 308
 309 enum {
 310         MLX5_CAP_BITS_RW_MASK = CAP_MASK(MLX5_CAP_OFF_CMDIF_CSUM, 2) |
 311                                 MLX5_DEV_CAP_FLAG_DCT,
 312 };
 313
 314 static u16 to_fw_pkey_sz(u32 size)
 315 {
 316         switch (size) {
 317         case 128:
 318                 return 0;
 319         case 256:
 320                 return 1;
 321         case 512:
 322                 return 2;
 323         case 1024:
 324                 return 3;
 325         case 2048:
 326                 return 4;
 327         case 4096:
 328                 return 5;
 329         default:
 330                 pr_warn("invalid pkey table size %d\n", size);
 331                 return 0;
 332         }
 333 }
 334
 335 int mlx5_core_get_caps(struct mlx5_core_dev *dev, enum mlx5_cap_type cap_type,
 336                        enum mlx5_cap_mode cap_mode)
 337 {
 338         u8 in[MLX5_ST_SZ_BYTES(query_hca_cap_in)];
 339         int out_sz = MLX5_ST_SZ_BYTES(query_hca_cap_out);
 340         void *out, *hca_caps;
 341         u16 opmod = (cap_type << 1) | (cap_mode & 0x01);
 342         int err;
 343
 344         memset(in, 0, sizeof(in));
 345         out = kzalloc(out_sz, GFP_KERNEL);
 346         if (!out)
 347                 return -ENOMEM;
 348
 349         MLX5_SET(query_hca_cap_in, in, opcode, MLX5_CMD_OP_QUERY_HCA_CAP);
 350         MLX5_SET(query_hca_cap_in, in, op_mod, opmod);
 351         err = mlx5_cmd_exec(dev, in, sizeof(in), out, out_sz);
 352         if (err)
 353                 goto query_ex;
 354
 355         err = mlx5_cmd_status_to_err_v2(out);
 356         if (err) {
 357                 mlx5_core_warn(dev,
 358                                "QUERY_HCA_CAP : type(%x) opmode(%x) Failed(%d)\n",
 359                                cap_type, cap_mode, err);
 360                 goto query_ex;
 361         }
 362
 363         hca_caps =  MLX5_ADDR_OF(query_hca_cap_out, out, capability);
 364
 365         switch (cap_mode) {
 366         case HCA_CAP_OPMOD_GET_MAX:
 367                 memcpy(dev->hca_caps_max[cap_type], hca_caps,
 368                        MLX5_UN_SZ_BYTES(hca_cap_union));
 369                 break;
 370         case HCA_CAP_OPMOD_GET_CUR:
 371                 memcpy(dev->hca_caps_cur[cap_type], hca_caps,
 372                        MLX5_UN_SZ_BYTES(hca_cap_union));
 373                 break;
 374         default:
 375                 mlx5_core_warn(dev,
 376                                "Tried to query dev cap type(%x) with wrong opmode(%x)\n",
 377                                cap_type, cap_mode);
 378                 err = -EINVAL;
 379                 break;
 380         }
 381 query_ex:
 382         kfree(out);
 383         return err;
 384 }
 385
 386 static int set_caps(struct mlx5_core_dev *dev, void *in, int in_sz)
 387 {
 388         u32 out[MLX5_ST_SZ_DW(set_hca_cap_out)];
 389         int err;
 390
 391         memset(out, 0, sizeof(out));
 392
 393         MLX5_SET(set_hca_cap_in, in, opcode, MLX5_CMD_OP_SET_HCA_CAP);
 394         err = mlx5_cmd_exec(dev, in, in_sz, out, sizeof(out));
 395         if (err)
 396                 return err;
 397
 398         err = mlx5_cmd_status_to_err_v2(out);
 399
 400         return err;
 401 }
 402
 403 static int handle_hca_cap(struct mlx5_core_dev *dev)
 404 {
 405         void *set_ctx = NULL;
 406         struct mlx5_profile *prof = dev->profile;
 407         int err = -ENOMEM;
 408         int set_sz = MLX5_ST_SZ_BYTES(set_hca_cap_in);
 409         void *set_hca_cap;
 410
 411         set_ctx = kzalloc(set_sz, GFP_KERNEL);
 412         if (!set_ctx)
 413                 goto query_ex;
 414
 415         err = mlx5_core_get_caps(dev, MLX5_CAP_GENERAL, HCA_CAP_OPMOD_GET_MAX);
 416         if (err)
 417                 goto query_ex;
 418
 419         err = mlx5_core_get_caps(dev, MLX5_CAP_GENERAL, HCA_CAP_OPMOD_GET_CUR);
 420         if (err)
 421                 goto query_ex;
 422
 423         set_hca_cap = MLX5_ADDR_OF(set_hca_cap_in, set_ctx,
 424                                    capability);
 425         memcpy(set_hca_cap, dev->hca_caps_cur[MLX5_CAP_GENERAL],
 426                MLX5_ST_SZ_BYTES(cmd_hca_cap));
 427
 428         mlx5_core_dbg(dev, "Current Pkey table size %d Setting new size %d\n",
 429                       mlx5_to_sw_pkey_sz(MLX5_CAP_GEN(dev, pkey_table_size)),
 430                       128);
 431         /* we limit the size of the pkey table to 128 entries for now */
 432         MLX5_SET(cmd_hca_cap, set_hca_cap, pkey_table_size,
 433                  to_fw_pkey_sz(128));
 434
 435         if (prof->mask & MLX5_PROF_MASK_QP_SIZE)
 436                 MLX5_SET(cmd_hca_cap, set_hca_cap, log_max_qp,
 437                          prof->log_max_qp);
 438
 439         /* disable cmdif checksum */
 440         MLX5_SET(cmd_hca_cap, set_hca_cap, cmdif_checksum, 0);
 441
 442         MLX5_SET(cmd_hca_cap, set_hca_cap, log_uar_page_sz, PAGE_SHIFT - 12);
 443
 444         err = set_caps(dev, set_ctx, set_sz);
 445
 446 query_ex:
 447         kfree(set_ctx);
 448         return err;
 449 }
 450
 451 static int set_hca_ctrl(struct mlx5_core_dev *dev)
 452 {
 453         struct mlx5_reg_host_endianess he_in;
 454         struct mlx5_reg_host_endianess he_out;
 455         int err;
 456
 457         memset(&he_in, 0, sizeof(he_in));
 458         he_in.he = MLX5_SET_HOST_ENDIANNESS;
 459         err = mlx5_core_access_reg(dev, &he_in,  sizeof(he_in),
 460                                         &he_out, sizeof(he_out),
 461                                         MLX5_REG_HOST_ENDIANNESS, 0, 1);
 462         return err;
 463 }
 464
 465 int mlx5_core_enable_hca(struct mlx5_core_dev *dev, u16 func_id)
 466 {
 467         u32 out[MLX5_ST_SZ_DW(enable_hca_out)];
 468         u32 in[MLX5_ST_SZ_DW(enable_hca_in)];
 469         int err;
 470
 471         memset(in, 0, sizeof(in));
 472         MLX5_SET(enable_hca_in, in, opcode, MLX5_CMD_OP_ENABLE_HCA);
 473         MLX5_SET(enable_hca_in, in, function_id, func_id);
 474         memset(out, 0, sizeof(out));
 475
 476         err = mlx5_cmd_exec(dev, &in, sizeof(in), &out, sizeof(out));
 477         if (err)
 478                 return err;
 479
 480         return mlx5_cmd_status_to_err_v2(out);
 481 }
 482
 483 int mlx5_core_disable_hca(struct mlx5_core_dev *dev, u16 func_id)
 484 {
 485         u32 out[MLX5_ST_SZ_DW(disable_hca_out)];
 486         u32 in[MLX5_ST_SZ_DW(disable_hca_in)];
 487         int err;
 488
 489         memset(in, 0, sizeof(in));
 490         MLX5_SET(disable_hca_in, in, opcode, MLX5_CMD_OP_DISABLE_HCA);
 491         MLX5_SET(disable_hca_in, in, function_id, func_id);
 492         memset(out, 0, sizeof(out));
 493         err = mlx5_cmd_exec(dev, in, sizeof(in), out, sizeof(out));
 494         if (err)
 495                 return err;
 496
 497         return mlx5_cmd_status_to_err_v2(out);
 498 }
 499
 500 static int mlx5_irq_set_affinity_hint(struct mlx5_core_dev *mdev, int i)
 501 {
 502         struct mlx5_priv *priv  = &mdev->priv;
 503         struct msix_entry *msix = priv->msix_arr;
 504         int irq                 = msix[i + MLX5_EQ_VEC_COMP_BASE].vector;
 505         int numa_node           = priv->numa_node;
 506         int err;
 507
 508         if (!zalloc_cpumask_var(&priv->irq_info[i].mask, GFP_KERNEL)) {
 509                 mlx5_core_warn(mdev, "zalloc_cpumask_var failed");
 510                 return -ENOMEM;
 511         }
 512
 513         cpumask_set_cpu(cpumask_local_spread(i, numa_node),
 514                         priv->irq_info[i].mask);
 515
 516         err = irq_set_affinity_hint(irq, priv->irq_info[i].mask);
 517         if (err) {
 518                 mlx5_core_warn(mdev, "irq_set_affinity_hint failed,irq 0x%.4x",
 519                                irq);
 520                 goto err_clear_mask;
 521         }
 522
 523         return 0;
 524
 525 err_clear_mask:
 526         free_cpumask_var(priv->irq_info[i].mask);
 527         return err;
 528 }
 529
 530 static void mlx5_irq_clear_affinity_hint(struct mlx5_core_dev *mdev, int i)
 531 {
 532         struct mlx5_priv *priv  = &mdev->priv;
 533         struct msix_entry *msix = priv->msix_arr;
 534         int irq                 = msix[i + MLX5_EQ_VEC_COMP_BASE].vector;
 535
 536         irq_set_affinity_hint(irq, NULL);
 537         free_cpumask_var(priv->irq_info[i].mask);
 538 }
 539
 540 static int mlx5_irq_set_affinity_hints(struct mlx5_core_dev *mdev)
 541 {
 542         int err;
 543         int i;
 544
 545         for (i = 0; i < mdev->priv.eq_table.num_comp_vectors; i++) {
 546                 err = mlx5_irq_set_affinity_hint(mdev, i);
 547                 if (err)
 548                         goto err_out;
 549         }
 550
 551         return 0;
 552
 553 err_out:
 554         for (i--; i >= 0; i--)
 555                 mlx5_irq_clear_affinity_hint(mdev, i);
 556
 557         return err;
 558 }
 559
 560 static void mlx5_irq_clear_affinity_hints(struct mlx5_core_dev *mdev)
 561 {
 562         int i;
 563
 564         for (i = 0; i < mdev->priv.eq_table.num_comp_vectors; i++)
 565                 mlx5_irq_clear_affinity_hint(mdev, i);
 566 }
 567
 568 int mlx5_vector2eqn(struct mlx5_core_dev *dev, int vector, int *eqn, int *irqn)
 569 {
 570         struct mlx5_eq_table *table = &dev->priv.eq_table;
 571         struct mlx5_eq *eq, *n;
 572         int err = -ENOENT;
 573
 574         spin_lock(&table->lock);
 575         list_for_each_entry_safe(eq, n, &table->comp_eqs_list, list) {
 576                 if (eq->index == vector) {
 577                         *eqn = eq->eqn;
 578                         *irqn = eq->irqn;
 579                         err = 0;
 580                         break;
 581                 }
 582         }
 583         spin_unlock(&table->lock);
 584
 585         return err;
 586 }
 587 EXPORT_SYMBOL(mlx5_vector2eqn);
 588
 589 static void free_comp_eqs(struct mlx5_core_dev *dev)
 590 {
 591         struct mlx5_eq_table *table = &dev->priv.eq_table;
 592         struct mlx5_eq *eq, *n;
 593
 594         spin_lock(&table->lock);
 595         list_for_each_entry_safe(eq, n, &table->comp_eqs_list, list) {
 596                 list_del(&eq->list);
 597                 spin_unlock(&table->lock);
 598                 if (mlx5_destroy_unmap_eq(dev, eq))
 599                         mlx5_core_warn(dev, "failed to destroy EQ 0x%x\n",
 600                                        eq->eqn);
 601                 kfree(eq);
 602                 spin_lock(&table->lock);
 603         }
 604         spin_unlock(&table->lock);
 605 }
 606
 607 static int alloc_comp_eqs(struct mlx5_core_dev *dev)
 608 {
 609         struct mlx5_eq_table *table = &dev->priv.eq_table;
 610         char name[MLX5_MAX_IRQ_NAME];
 611         struct mlx5_eq *eq;
 612         int ncomp_vec;
 613         int nent;
 614         int err;
 615         int i;
 616
 617         INIT_LIST_HEAD(&table->comp_eqs_list);
 618         ncomp_vec = table->num_comp_vectors;
 619         nent = MLX5_COMP_EQ_SIZE;
 620         for (i = 0; i < ncomp_vec; i++) {
 621                 eq = kzalloc(sizeof(*eq), GFP_KERNEL);
 622                 if (!eq) {
 623                         err = -ENOMEM;
 624                         goto clean;
 625                 }
 626
 627                 snprintf(name, MLX5_MAX_IRQ_NAME, "mlx5_comp%d", i);
 628                 err = mlx5_create_map_eq(dev, eq,
 629                                          i + MLX5_EQ_VEC_COMP_BASE, nent, 0,
 630                                          name, &dev->priv.uuari.uars[0]);
 631                 if (err) {
 632                         kfree(eq);
 633                         goto clean;
 634                 }
 635                 mlx5_core_dbg(dev, "allocated completion EQN %d\n", eq->eqn);
 636                 eq->index = i;
 637                 spin_lock(&table->lock);
 638                 list_add_tail(&eq->list, &table->comp_eqs_list);
 639                 spin_unlock(&table->lock);
 640         }
 641
 642         return 0;
 643
 644 clean:
 645         free_comp_eqs(dev);
 646         return err;
 647 }
 648
 649 #ifdef CONFIG_MLX5_CORE_EN
 650 static int mlx5_core_set_issi(struct mlx5_core_dev *dev)
 651 {
 652         u32 query_in[MLX5_ST_SZ_DW(query_issi_in)];
 653         u32 query_out[MLX5_ST_SZ_DW(query_issi_out)];
 654         u32 set_in[MLX5_ST_SZ_DW(set_issi_in)];
 655         u32 set_out[MLX5_ST_SZ_DW(set_issi_out)];
 656         int err;
 657         u32 sup_issi;
 658
 659         memset(query_in, 0, sizeof(query_in));
 660         memset(query_out, 0, sizeof(query_out));
 661
 662         MLX5_SET(query_issi_in, query_in, opcode, MLX5_CMD_OP_QUERY_ISSI);
 663
 664         err = mlx5_cmd_exec_check_status(dev, query_in, sizeof(query_in),
 665                                          query_out, sizeof(query_out));
 666         if (err) {
 667                 if (((struct mlx5_outbox_hdr *)query_out)->status ==
 668                     MLX5_CMD_STAT_BAD_OP_ERR) {
 669                         pr_debug("Only ISSI 0 is supported\n");
 670                         return 0;
 671                 }
 672
 673                 pr_err("failed to query ISSI\n");
 674                 return err;
 675         }
 676
 677         sup_issi = MLX5_GET(query_issi_out, query_out, supported_issi_dw0);
 678
 679         if (sup_issi & (1 << 1)) {
 680                 memset(set_in, 0, sizeof(set_in));
 681                 memset(set_out, 0, sizeof(set_out));
 682
 683                 MLX5_SET(set_issi_in, set_in, opcode, MLX5_CMD_OP_SET_ISSI);
 684                 MLX5_SET(set_issi_in, set_in, current_issi, 1);
 685
 686                 err = mlx5_cmd_exec_check_status(dev, set_in, sizeof(set_in),
 687                                                  set_out, sizeof(set_out));
 688                 if (err) {
 689                         pr_err("failed to set ISSI=1\n");
 690                         return err;
 691                 }
 692
 693                 dev->issi = 1;
 694
 695                 return 0;
 696         } else if (sup_issi & (1 << 0) || !sup_issi) {
 697                 return 0;
 698         }
 699
 700         return -ENOTSUPP;
 701 }
 702 #endif
 703
 704 static int map_bf_area(struct mlx5_core_dev *dev)
 705 {
 706         resource_size_t bf_start = pci_resource_start(dev->pdev, 0);
 707         resource_size_t bf_len = pci_resource_len(dev->pdev, 0);
 708
 709         dev->priv.bf_mapping = io_mapping_create_wc(bf_start, bf_len);
 710
 711         return dev->priv.bf_mapping ? 0 : -ENOMEM;
 712 }
 713
 714 static void unmap_bf_area(struct mlx5_core_dev *dev)
 715 {
 716         if (dev->priv.bf_mapping)
 717                 io_mapping_free(dev->priv.bf_mapping);
 718 }
 719
 720 static void mlx5_add_device(struct mlx5_interface *intf, struct mlx5_priv *priv)
 721 {
 722         struct mlx5_device_context *dev_ctx;
 723         struct mlx5_core_dev *dev = container_of(priv, struct mlx5_core_dev, priv);
 724
 725         dev_ctx = kmalloc(sizeof(*dev_ctx), GFP_KERNEL);
 726         if (!dev_ctx)
 727                 return;
 728
 729         dev_ctx->intf    = intf;
 730         dev_ctx->context = intf->add(dev);
 731
 732         if (dev_ctx->context) {
 733                 spin_lock_irq(&priv->ctx_lock);
 734                 list_add_tail(&dev_ctx->list, &priv->ctx_list);
 735                 spin_unlock_irq(&priv->ctx_lock);
 736         } else {
 737                 kfree(dev_ctx);
 738         }
 739 }
 740
 741 static void mlx5_remove_device(struct mlx5_interface *intf, struct mlx5_priv *priv)
 742 {
 743         struct mlx5_device_context *dev_ctx;
 744         struct mlx5_core_dev *dev = container_of(priv, struct mlx5_core_dev, priv);
 745
 746         list_for_each_entry(dev_ctx, &priv->ctx_list, list)
 747                 if (dev_ctx->intf == intf) {
 748                         spin_lock_irq(&priv->ctx_lock);
 749                         list_del(&dev_ctx->list);
 750                         spin_unlock_irq(&priv->ctx_lock);
 751
 752                         intf->remove(dev, dev_ctx->context);
 753                         kfree(dev_ctx);
 754                         return;
 755                 }
 756 }
 757
 758 static int mlx5_register_device(struct mlx5_core_dev *dev)
 759 {
 760         struct mlx5_priv *priv = &dev->priv;
 761         struct mlx5_interface *intf;
 762
 763         mutex_lock(&intf_mutex);
 764         list_add_tail(&priv->dev_list, &dev_list);
 765         list_for_each_entry(intf, &intf_list, list)
 766                 mlx5_add_device(intf, priv);
 767         mutex_unlock(&intf_mutex);
 768
 769         return 0;
 770 }
 771
 772 static void mlx5_unregister_device(struct mlx5_core_dev *dev)
 773 {
 774         struct mlx5_priv *priv = &dev->priv;
 775         struct mlx5_interface *intf;
 776
 777         mutex_lock(&intf_mutex);
 778         list_for_each_entry(intf, &intf_list, list)
 779                 mlx5_remove_device(intf, priv);
 780         list_del(&priv->dev_list);
 781         mutex_unlock(&intf_mutex);
 782 }
 783
 784 int mlx5_register_interface(struct mlx5_interface *intf)
 785 {
 786         struct mlx5_priv *priv;
 787
 788         if (!intf->add || !intf->remove)
 789                 return -EINVAL;
 790
 791         mutex_lock(&intf_mutex);
 792         list_add_tail(&intf->list, &intf_list);
 793         list_for_each_entry(priv, &dev_list, dev_list)
 794                 mlx5_add_device(intf, priv);
 795         mutex_unlock(&intf_mutex);
 796
 797         return 0;
 798 }
 799 EXPORT_SYMBOL(mlx5_register_interface);
 800
 801 void mlx5_unregister_interface(struct mlx5_interface *intf)
 802 {
 803         struct mlx5_priv *priv;
 804
 805         mutex_lock(&intf_mutex);
 806         list_for_each_entry(priv, &dev_list, dev_list)
 807                 mlx5_remove_device(intf, priv);
 808         list_del(&intf->list);
 809         mutex_unlock(&intf_mutex);
 810 }
 811 EXPORT_SYMBOL(mlx5_unregister_interface);
 812
 813 void *mlx5_get_protocol_dev(struct mlx5_core_dev *mdev, int protocol)
 814 {
 815         struct mlx5_priv *priv = &mdev->priv;
 816         struct mlx5_device_context *dev_ctx;
 817         unsigned long flags;
 818         void *result = NULL;
 819
 820         spin_lock_irqsave(&priv->ctx_lock, flags);
 821
 822         list_for_each_entry(dev_ctx, &mdev->priv.ctx_list, list)
 823                 if ((dev_ctx->intf->protocol == protocol) &&
 824                     dev_ctx->intf->get_dev) {
 825                         result = dev_ctx->intf->get_dev(dev_ctx->context);
 826                         break;
 827                 }
 828
 829         spin_unlock_irqrestore(&priv->ctx_lock, flags);
 830
 831         return result;
 832 }
 833 EXPORT_SYMBOL(mlx5_get_protocol_dev);
 834
 835 static int mlx5_pci_init(struct mlx5_core_dev *dev, struct mlx5_priv *priv)
 836 {
 837         struct pci_dev *pdev = dev->pdev;
 838         int err = 0;
 839
 840         pci_set_drvdata(dev->pdev, dev);
 841         strncpy(priv->name, dev_name(&pdev->dev), MLX5_MAX_NAME_LEN);
 842         priv->name[MLX5_MAX_NAME_LEN - 1] = 0;
 843
 844         mutex_init(&priv->pgdir_mutex);
 845         INIT_LIST_HEAD(&priv->pgdir_list);
 846         spin_lock_init(&priv->mkey_lock);
 847
 848         mutex_init(&priv->alloc_mutex);
 849
 850         priv->numa_node = dev_to_node(&dev->pdev->dev);
 851
 852         priv->dbg_root = debugfs_create_dir(dev_name(&pdev->dev), mlx5_debugfs_root);
 853         if (!priv->dbg_root)
 854                 return -ENOMEM;
 855
 856         err = mlx5_pci_enable_device(dev);
 857         if (err) {
 858                 dev_err(&pdev->dev, "Cannot enable PCI device, aborting\n");
 859                 goto err_dbg;
 860         }
 861
 862         err = request_bar(pdev);
 863         if (err) {
 864                 dev_err(&pdev->dev, "error requesting BARs, aborting\n");
 865                 goto err_disable;
 866         }
 867
 868         pci_set_master(pdev);
 869
 870         err = set_dma_caps(pdev);
 871         if (err) {
 872                 dev_err(&pdev->dev, "Failed setting DMA capabilities mask, aborting\n");
 873                 goto err_clr_master;
 874         }
 875
 876         dev->iseg_base = pci_resource_start(dev->pdev, 0);
 877         dev->iseg = ioremap(dev->iseg_base, sizeof(*dev->iseg));
 878         if (!dev->iseg) {
 879                 err = -ENOMEM;
 880                 dev_err(&pdev->dev, "Failed mapping initialization segment, aborting\n");
 881                 goto err_clr_master;
 882         }
 883
 884         return 0;
 885
 886 err_clr_master:
 887         pci_clear_master(dev->pdev);
 888         release_bar(dev->pdev);
 889 err_disable:
 890         mlx5_pci_disable_device(dev);
 891
 892 err_dbg:
 893         debugfs_remove(priv->dbg_root);
 894         return err;
 895 }
 896
 897 static void mlx5_pci_close(struct mlx5_core_dev *dev, struct mlx5_priv *priv)
 898 {
 899         iounmap(dev->iseg);
 900         pci_clear_master(dev->pdev);
 901         release_bar(dev->pdev);
 902         mlx5_pci_disable_device(dev);
 903         debugfs_remove(priv->dbg_root);
 904 }
 905
 906 #define MLX5_IB_MOD "mlx5_ib"
 907 static int mlx5_load_one(struct mlx5_core_dev *dev, struct mlx5_priv *priv)
 908 {
 909         struct pci_dev *pdev = dev->pdev;
 910         int err;
 911
 912         mutex_lock(&dev->intf_state_mutex);
 913         if (dev->interface_state == MLX5_INTERFACE_STATE_UP) {
 914                 dev_warn(&dev->pdev->dev, "%s: interface is up, NOP\n",
 915                          __func__);
 916                 goto out;
 917         }
 918
 919         dev_info(&pdev->dev, "firmware version: %d.%d.%d\n", fw_rev_maj(dev),
 920                  fw_rev_min(dev), fw_rev_sub(dev));
 921
 922         /* on load removing any previous indication of internal error, device is
 923          * up
 924          */
 925         dev->state = MLX5_DEVICE_STATE_UP;
 926
 927         err = mlx5_cmd_init(dev);
 928         if (err) {
 929                 dev_err(&pdev->dev, "Failed initializing command interface, aborting\n");
 930                 goto out_err;
 931         }
 932
 933         err = wait_fw_init(dev, FW_INIT_TIMEOUT_MILI);
 934         if (err) {
 935                 dev_err(&dev->pdev->dev, "Firmware over %d MS in initializing state, aborting\n",
 936                         FW_INIT_TIMEOUT_MILI);
 937                 goto out_err;
 938         }
 939
 940         mlx5_pagealloc_init(dev);
 941
 942         err = mlx5_core_enable_hca(dev, 0);
 943         if (err) {
 944                 dev_err(&pdev->dev, "enable hca failed\n");
 945                 goto err_pagealloc_cleanup;
 946         }
 947
 948 #ifdef CONFIG_MLX5_CORE_EN
 949         err = mlx5_core_set_issi(dev);
 950         if (err) {
 951                 dev_err(&pdev->dev, "failed to set issi\n");
 952                 goto err_disable_hca;
 953         }
 954 #endif
 955
 956         err = mlx5_satisfy_startup_pages(dev, 1);
 957         if (err) {
 958                 dev_err(&pdev->dev, "failed to allocate boot pages\n");
 959                 goto err_disable_hca;
 960         }
 961
 962         err = set_hca_ctrl(dev);
 963         if (err) {
 964                 dev_err(&pdev->dev, "set_hca_ctrl failed\n");
 965                 goto reclaim_boot_pages;
 966         }
 967
 968         err = handle_hca_cap(dev);
 969         if (err) {
 970                 dev_err(&pdev->dev, "handle_hca_cap failed\n");
 971                 goto reclaim_boot_pages;
 972         }
 973
 974         err = mlx5_satisfy_startup_pages(dev, 0);
 975         if (err) {
 976                 dev_err(&pdev->dev, "failed to allocate init pages\n");
 977                 goto reclaim_boot_pages;
 978         }
 979
 980         err = mlx5_pagealloc_start(dev);
 981         if (err) {
 982                 dev_err(&pdev->dev, "mlx5_pagealloc_start failed\n");
 983                 goto reclaim_boot_pages;
 984         }
 985
 986         err = mlx5_cmd_init_hca(dev);
 987         if (err) {
 988                 dev_err(&pdev->dev, "init hca failed\n");
 989                 goto err_pagealloc_stop;
 990         }
 991
 992         mlx5_start_health_poll(dev);
 993
 994         err = mlx5_query_hca_caps(dev);
 995         if (err) {
 996                 dev_err(&pdev->dev, "query hca failed\n");
 997                 goto err_stop_poll;
 998         }
 999
1000         err = mlx5_query_board_id(dev);
1001         if (err) {
1002                 dev_err(&pdev->dev, "query board id failed\n");
1003                 goto err_stop_poll;
1004         }
1005
1006         err = mlx5_enable_msix(dev);
1007         if (err) {
1008                 dev_err(&pdev->dev, "enable msix failed\n");
1009                 goto err_stop_poll;
1010         }
1011
1012         err = mlx5_eq_init(dev);
1013         if (err) {
1014                 dev_err(&pdev->dev, "failed to initialize eq\n");
1015                 goto disable_msix;
1016         }
1017
1018         err = mlx5_alloc_uuars(dev, &priv->uuari);
1019         if (err) {
1020                 dev_err(&pdev->dev, "Failed allocating uar, aborting\n");
1021                 goto err_eq_cleanup;
1022         }
1023
1024         err = mlx5_start_eqs(dev);
1025         if (err) {
1026                 dev_err(&pdev->dev, "Failed to start pages and async EQs\n");
1027                 goto err_free_uar;
1028         }
1029
1030         err = alloc_comp_eqs(dev);
1031         if (err) {
1032                 dev_err(&pdev->dev, "Failed to alloc completion EQs\n");
1033                 goto err_stop_eqs;
1034         }
1035
1036         if (map_bf_area(dev))
1037                 dev_err(&pdev->dev, "Failed to map blue flame area\n");
1038
1039         err = mlx5_irq_set_affinity_hints(dev);
1040         if (err) {
1041                 dev_err(&pdev->dev, "Failed to alloc affinity hint cpumask\n");
1042                 goto err_unmap_bf_area;
1043         }
1044
1045         MLX5_INIT_DOORBELL_LOCK(&priv->cq_uar_lock);
1046
1047         mlx5_init_cq_table(dev);
1048         mlx5_init_qp_table(dev);
1049         mlx5_init_srq_table(dev);
1050         mlx5_init_mr_table(dev);
1051
1052         err = mlx5_register_device(dev);
1053         if (err) {
1054                 dev_err(&pdev->dev, "mlx5_register_device failed %d\n", err);
1055                 goto err_reg_dev;
1056         }
1057
1058         err = request_module_nowait(MLX5_IB_MOD);
1059         if (err)
1060                 pr_info("failed request module on %s\n", MLX5_IB_MOD);
1061
1062         dev->interface_state = MLX5_INTERFACE_STATE_UP;
1063 out:
1064         mutex_unlock(&dev->intf_state_mutex);
1065
1066         return 0;
1067
1068 err_reg_dev:
1069         mlx5_cleanup_mr_table(dev);
1070         mlx5_cleanup_srq_table(dev);
1071         mlx5_cleanup_qp_table(dev);
1072         mlx5_cleanup_cq_table(dev);
1073         mlx5_irq_clear_affinity_hints(dev);
1074
1075 err_unmap_bf_area:
1076         unmap_bf_area(dev);
1077
1078         free_comp_eqs(dev);
1079
1080 err_stop_eqs:
1081         mlx5_stop_eqs(dev);
1082
1083 err_free_uar:
1084         mlx5_free_uuars(dev, &priv->uuari);
1085
1086 err_eq_cleanup:
1087         mlx5_eq_cleanup(dev);
1088
1089 disable_msix:
1090         mlx5_disable_msix(dev);
1091
1092 err_stop_poll:
1093         mlx5_stop_health_poll(dev);
1094         if (mlx5_cmd_teardown_hca(dev)) {
1095                 dev_err(&dev->pdev->dev, "tear_down_hca failed, skip cleanup\n");
1096                 goto out_err;
1097         }
1098
1099 err_pagealloc_stop:
1100         mlx5_pagealloc_stop(dev);
1101
1102 reclaim_boot_pages:
1103         mlx5_reclaim_startup_pages(dev);
1104
1105 err_disable_hca:
1106         mlx5_core_disable_hca(dev, 0);
1107
1108 err_pagealloc_cleanup:
1109         mlx5_pagealloc_cleanup(dev);
1110         mlx5_cmd_cleanup(dev);
1111
1112 out_err:
1113         dev->state = MLX5_DEVICE_STATE_INTERNAL_ERROR;
1114         mutex_unlock(&dev->intf_state_mutex);
1115
1116         return err;
1117 }
1118
1119 static int mlx5_unload_one(struct mlx5_core_dev *dev, struct mlx5_priv *priv)
1120 {
1121         int err = 0;
1122
1123         mutex_lock(&dev->intf_state_mutex);
1124         if (dev->interface_state == MLX5_INTERFACE_STATE_DOWN) {
1125                 dev_warn(&dev->pdev->dev, "%s: interface is down, NOP\n",
1126                          __func__);
1127                 goto out;
1128         }
1129         mlx5_unregister_device(dev);
1130         mlx5_cleanup_mr_table(dev);
1131         mlx5_cleanup_srq_table(dev);
1132         mlx5_cleanup_qp_table(dev);
1133         mlx5_cleanup_cq_table(dev);
1134         mlx5_irq_clear_affinity_hints(dev);
1135         unmap_bf_area(dev);
1136         free_comp_eqs(dev);
1137         mlx5_stop_eqs(dev);
1138         mlx5_free_uuars(dev, &priv->uuari);
1139         mlx5_eq_cleanup(dev);
1140         mlx5_disable_msix(dev);
1141         mlx5_stop_health_poll(dev);
1142         err = mlx5_cmd_teardown_hca(dev);
1143         if (err) {
1144                 dev_err(&dev->pdev->dev, "tear_down_hca failed, skip cleanup\n");
1145                 goto out;
1146         }
1147         mlx5_pagealloc_stop(dev);
1148         mlx5_reclaim_startup_pages(dev);
1149         mlx5_core_disable_hca(dev, 0);
1150         mlx5_pagealloc_cleanup(dev);
1151         mlx5_cmd_cleanup(dev);
1152
1153 out:
1154         dev->interface_state = MLX5_INTERFACE_STATE_DOWN;
1155         mutex_unlock(&dev->intf_state_mutex);
1156         return err;
1157 }
1158
1159 void mlx5_core_event(struct mlx5_core_dev *dev, enum mlx5_dev_event event,
1160                      unsigned long param)
1161 {
1162         struct mlx5_priv *priv = &dev->priv;
1163         struct mlx5_device_context *dev_ctx;
1164         unsigned long flags;
1165
1166         spin_lock_irqsave(&priv->ctx_lock, flags);
1167
1168         list_for_each_entry(dev_ctx, &priv->ctx_list, list)
1169                 if (dev_ctx->intf->event)
1170                         dev_ctx->intf->event(dev, dev_ctx->context, event, param);
1171
1172         spin_unlock_irqrestore(&priv->ctx_lock, flags);
1173 }
1174
1175 struct mlx5_core_event_handler {
1176         void (*event)(struct mlx5_core_dev *dev,
1177                       enum mlx5_dev_event event,
1178                       void *data);
1179 };
1180
1181
1182 static int init_one(struct pci_dev *pdev,
1183                     const struct pci_device_id *id)
1184 {
1185         struct mlx5_core_dev *dev;
1186         struct mlx5_priv *priv;
1187         int err;
1188
1189         dev = kzalloc(sizeof(*dev), GFP_KERNEL);
1190         if (!dev) {
1191                 dev_err(&pdev->dev, "kzalloc failed\n");
1192                 return -ENOMEM;
1193         }
1194         priv = &dev->priv;
1195
1196         pci_set_drvdata(pdev, dev);
1197
1198         if (prof_sel < 0 || prof_sel >= ARRAY_SIZE(profile)) {
1199                 pr_warn("selected profile out of range, selecting default (%d)\n",
1200                         MLX5_DEFAULT_PROF);
1201                 prof_sel = MLX5_DEFAULT_PROF;
1202         }
1203         dev->profile = &profile[prof_sel];
1204         dev->pdev = pdev;
1205         dev->event = mlx5_core_event;
1206
1207         INIT_LIST_HEAD(&priv->ctx_list);
1208         spin_lock_init(&priv->ctx_lock);
1209         mutex_init(&dev->pci_status_mutex);
1210         mutex_init(&dev->intf_state_mutex);
1211         err = mlx5_pci_init(dev, priv);
1212         if (err) {
1213                 dev_err(&pdev->dev, "mlx5_pci_init failed with error code %d\n", err);
1214                 goto clean_dev;
1215         }
1216
1217         err = mlx5_health_init(dev);
1218         if (err) {
1219                 dev_err(&pdev->dev, "mlx5_health_init failed with error code %d\n", err);
1220                 goto close_pci;
1221         }
1222
1223         err = mlx5_load_one(dev, priv);
1224         if (err) {
1225                 dev_err(&pdev->dev, "mlx5_load_one failed with error code %d\n", err);
1226                 goto clean_health;
1227         }
1228
1229         return 0;
1230
1231 clean_health:
1232         mlx5_health_cleanup(dev);
1233 close_pci:
1234         mlx5_pci_close(dev, priv);
1235 clean_dev:
1236         pci_set_drvdata(pdev, NULL);
1237         kfree(dev);
1238
1239         return err;
1240 }
1241
1242 static void remove_one(struct pci_dev *pdev)
1243 {
1244         struct mlx5_core_dev *dev  = pci_get_drvdata(pdev);
1245         struct mlx5_priv *priv = &dev->priv;
1246
1247         if (mlx5_unload_one(dev, priv)) {
1248                 dev_err(&dev->pdev->dev, "mlx5_unload_one failed\n");
1249                 mlx5_health_cleanup(dev);
1250                 return;
1251         }
1252         mlx5_health_cleanup(dev);
1253         mlx5_pci_close(dev, priv);
1254         pci_set_drvdata(pdev, NULL);
1255         kfree(dev);
1256 }
1257
1258 static pci_ers_result_t mlx5_pci_err_detected(struct pci_dev *pdev,
1259                                               pci_channel_state_t state)
1260 {
1261         struct mlx5_core_dev *dev = pci_get_drvdata(pdev);
1262         struct mlx5_priv *priv = &dev->priv;
1263
1264         dev_info(&pdev->dev, "%s was called\n", __func__);
1265         mlx5_enter_error_state(dev);
1266         mlx5_unload_one(dev, priv);
1267         mlx5_pci_disable_device(dev);
1268         return state == pci_channel_io_perm_failure ?
1269                 PCI_ERS_RESULT_DISCONNECT : PCI_ERS_RESULT_NEED_RESET;
1270 }
1271
1272 static pci_ers_result_t mlx5_pci_slot_reset(struct pci_dev *pdev)
1273 {
1274         struct mlx5_core_dev *dev = pci_get_drvdata(pdev);
1275         int err = 0;
1276
1277         dev_info(&pdev->dev, "%s was called\n", __func__);
1278
1279         err = mlx5_pci_enable_device(dev);
1280         if (err) {
1281                 dev_err(&pdev->dev, "%s: mlx5_pci_enable_device failed with error code: %d\n"
1282                         , __func__, err);
1283                 return PCI_ERS_RESULT_DISCONNECT;
1284         }
1285         pci_set_master(pdev);
1286         pci_set_power_state(pdev, PCI_D0);
1287         pci_restore_state(pdev);
1288
1289         return err ? PCI_ERS_RESULT_DISCONNECT : PCI_ERS_RESULT_RECOVERED;
1290 }
1291
1292 void mlx5_disable_device(struct mlx5_core_dev *dev)
1293 {
1294         mlx5_pci_err_detected(dev->pdev, 0);
1295 }
1296
1297 /* wait for the device to show vital signs. For now we check
1298  * that we can read the device ID and that the health buffer
1299  * shows a non zero value which is different than 0xffffffff
1300  */
1301 static void wait_vital(struct pci_dev *pdev)
1302 {
1303         struct mlx5_core_dev *dev = pci_get_drvdata(pdev);
1304         struct mlx5_core_health *health = &dev->priv.health;
1305         const int niter = 100;
1306         u32 count;
1307         u16 did;
1308         int i;
1309
1310         /* Wait for firmware to be ready after reset */
1311         msleep(1000);
1312         for (i = 0; i < niter; i++) {
1313                 if (pci_read_config_word(pdev, 2, &did)) {
1314                         dev_warn(&pdev->dev, "failed reading config word\n");
1315                         break;
1316                 }
1317                 if (did == pdev->device) {
1318                         dev_info(&pdev->dev, "device ID correctly read after %d iterations\n", i);
1319                         break;
1320                 }
1321                 msleep(50);
1322         }
1323         if (i == niter)
1324                 dev_warn(&pdev->dev, "%s-%d: could not read device ID\n", __func__, __LINE__);
1325
1326         for (i = 0; i < niter; i++) {
1327                 count = ioread32be(health->health_counter);
1328                 if (count && count != 0xffffffff) {
1329                         dev_info(&pdev->dev, "Counter value 0x%x after %d iterations\n", count, i);
1330                         break;
1331                 }
1332                 msleep(50);
1333         }
1334
1335         if (i == niter)
1336                 dev_warn(&pdev->dev, "%s-%d: could not read device ID\n", __func__, __LINE__);
1337 }
1338
1339 static void mlx5_pci_resume(struct pci_dev *pdev)
1340 {
1341         struct mlx5_core_dev *dev = pci_get_drvdata(pdev);
1342         struct mlx5_priv *priv = &dev->priv;
1343         int err;
1344
1345         dev_info(&pdev->dev, "%s was called\n", __func__);
1346
1347         pci_save_state(pdev);
1348         wait_vital(pdev);
1349
1350         err = mlx5_load_one(dev, priv);
1351         if (err)
1352                 dev_err(&pdev->dev, "%s: mlx5_load_one failed with error code: %d\n"
1353                         , __func__, err);
1354         else
1355                 dev_info(&pdev->dev, "%s: device recovered\n", __func__);
1356 }
1357
1358 static const struct pci_error_handlers mlx5_err_handler = {
1359         .error_detected = mlx5_pci_err_detected,
1360         .slot_reset     = mlx5_pci_slot_reset,
1361         .resume         = mlx5_pci_resume
1362 };
1363
1364 static const struct pci_device_id mlx5_core_pci_table[] = {
1365         { PCI_VDEVICE(MELLANOX, 0x1011) }, /* Connect-IB */
1366         { PCI_VDEVICE(MELLANOX, 0x1012) }, /* Connect-IB VF */
1367         { PCI_VDEVICE(MELLANOX, 0x1013) }, /* ConnectX-4 */
1368         { PCI_VDEVICE(MELLANOX, 0x1014) }, /* ConnectX-4 VF */
1369         { PCI_VDEVICE(MELLANOX, 0x1015) }, /* ConnectX-4LX */
1370         { PCI_VDEVICE(MELLANOX, 0x1016) }, /* ConnectX-4LX VF */
1371         { 0, }
1372 };
1373
1374 MODULE_DEVICE_TABLE(pci, mlx5_core_pci_table);
1375
1376 static struct pci_driver mlx5_core_driver = {
1377         .name           = DRIVER_NAME,
1378         .id_table       = mlx5_core_pci_table,
1379         .probe          = init_one,
1380         .remove         = remove_one,
1381         .err_handler    = &mlx5_err_handler
1382 };
1383
1384 static int __init init(void)
1385 {
1386         int err;
1387
1388         mlx5_register_debugfs();
1389
1390         err = pci_register_driver(&mlx5_core_driver);
1391         if (err)
1392                 goto err_debug;
1393
1394 #ifdef CONFIG_MLX5_CORE_EN
1395         mlx5e_init();
1396 #endif
1397
1398         return 0;
1399
1400 err_debug:
1401         mlx5_unregister_debugfs();
1402         return err;
1403 }
1404
1405 static void __exit cleanup(void)
1406 {
1407 #ifdef CONFIG_MLX5_CORE_EN
1408         mlx5e_cleanup();
1409 #endif
1410         pci_unregister_driver(&mlx5_core_driver);
1411         mlx5_unregister_debugfs();
1412 }
1413
1414 module_init(init);
1415 module_exit(cleanup);