drivers/net/ethernet/mellanox/mlxsw/spectrum.h

   1 /*
   2  * drivers/net/ethernet/mellanox/mlxsw/spectrum.h
   3  * Copyright (c) 2015 Mellanox Technologies. All rights reserved.
   4  * Copyright (c) 2015 Jiri Pirko <jiri@mellanox.com>
   5  * Copyright (c) 2015 Ido Schimmel <idosch@mellanox.com>
   6  * Copyright (c) 2015 Elad Raz <eladr@mellanox.com>
   7  *
   8  * Redistribution and use in source and binary forms, with or without
   9  * modification, are permitted provided that the following conditions are met:
  10  *
  11  * 1. Redistributions of source code must retain the above copyright
  12  *    notice, this list of conditions and the following disclaimer.
  13  * 2. Redistributions in binary form must reproduce the above copyright
  14  *    notice, this list of conditions and the following disclaimer in the
  15  *    documentation and/or other materials provided with the distribution.
  16  * 3. Neither the names of the copyright holders nor the names of its
  17  *    contributors may be used to endorse or promote products derived from
  18  *    this software without specific prior written permission.
  19  *
  20  * Alternatively, this software may be distributed under the terms of the
  21  * GNU General Public License ("GPL") version 2 as published by the Free
  22  * Software Foundation.
  23  *
  24  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
  25  * AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  26  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  27  * ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT OWNER OR CONTRIBUTORS BE
  28  * LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
  29  * CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
  30  * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
  31  * INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
  32  * CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
  33  * ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE
  34  * POSSIBILITY OF SUCH DAMAGE.
  35  */
  36
  37 #ifndef _MLXSW_SPECTRUM_H
  38 #define _MLXSW_SPECTRUM_H
  39
  40 #include <linux/types.h>
  41 #include <linux/netdevice.h>
  42 #include <linux/bitops.h>
  43 #include <linux/if_vlan.h>
  44 #include <linux/list.h>
  45 #include <linux/dcbnl.h>
  46 #include <linux/in6.h>
  47 #include <net/switchdev.h>
  48
  49 #include "port.h"
  50 #include "core.h"
  51
  52 #define MLXSW_SP_VFID_BASE VLAN_N_VID
  53 #define MLXSW_SP_VFID_PORT_MAX 512      /* Non-bridged VLAN interfaces */
  54 #define MLXSW_SP_VFID_BR_MAX 6144       /* Bridged VLAN interfaces */
  55 #define MLXSW_SP_VFID_MAX (MLXSW_SP_VFID_PORT_MAX + MLXSW_SP_VFID_BR_MAX)
  56
  57 #define MLXSW_SP_LAG_MAX 64
  58 #define MLXSW_SP_PORT_PER_LAG_MAX 16
  59
  60 #define MLXSW_SP_MID_MAX 7000
  61
  62 #define MLXSW_SP_PORTS_PER_CLUSTER_MAX 4
  63
  64 #define MLXSW_SP_LPM_TREE_MIN 2 /* trees 0 and 1 are reserved */
  65 #define MLXSW_SP_LPM_TREE_MAX 22
  66 #define MLXSW_SP_LPM_TREE_COUNT (MLXSW_SP_LPM_TREE_MAX - MLXSW_SP_LPM_TREE_MIN)
  67
  68 #define MLXSW_SP_VIRTUAL_ROUTER_MAX 256
  69
  70 #define MLXSW_SP_PORT_BASE_SPEED 25000  /* Mb/s */
  71
  72 #define MLXSW_SP_BYTES_PER_CELL 96
  73
  74 #define MLXSW_SP_BYTES_TO_CELLS(b) DIV_ROUND_UP(b, MLXSW_SP_BYTES_PER_CELL)
  75 #define MLXSW_SP_CELLS_TO_BYTES(c) (c * MLXSW_SP_BYTES_PER_CELL)
  76
  77 /* Maximum delay buffer needed in case of PAUSE frames, in cells.
  78  * Assumes 100m cable and maximum MTU.
  79  */
  80 #define MLXSW_SP_PAUSE_DELAY 612
  81
  82 #define MLXSW_SP_CELL_FACTOR 2  /* 2 * cell_size / (IPG + cell_size + 1) */
  83
  84 #define MLXSW_SP_RIF_MAX 800
  85
  86 static inline u16 mlxsw_sp_pfc_delay_get(int mtu, u16 delay)
  87 {
  88         delay = MLXSW_SP_BYTES_TO_CELLS(DIV_ROUND_UP(delay, BITS_PER_BYTE));
  89         return MLXSW_SP_CELL_FACTOR * delay + MLXSW_SP_BYTES_TO_CELLS(mtu);
  90 }
  91
  92 struct mlxsw_sp_port;
  93
  94 struct mlxsw_sp_upper {
  95         struct net_device *dev;
  96         unsigned int ref_count;
  97 };
  98
  99 struct mlxsw_sp_fid {
 100         void (*leave)(struct mlxsw_sp_port *mlxsw_sp_vport);
 101         struct list_head list;
 102         unsigned int ref_count;
 103         struct net_device *dev;
 104         u16 fid;
 105         u16 vid;
 106 };
 107
 108 struct mlxsw_sp_rif {
 109         struct net_device *dev;
 110         u16 rif;
 111 };
 112
 113 struct mlxsw_sp_mid {
 114         struct list_head list;
 115         unsigned char addr[ETH_ALEN];
 116         u16 vid;
 117         u16 mid;
 118         unsigned int ref_count;
 119 };
 120
 121 static inline u16 mlxsw_sp_vfid_to_fid(u16 vfid)
 122 {
 123         return MLXSW_SP_VFID_BASE + vfid;
 124 }
 125
 126 static inline u16 mlxsw_sp_fid_to_vfid(u16 fid)
 127 {
 128         return fid - MLXSW_SP_VFID_BASE;
 129 }
 130
 131 static inline bool mlxsw_sp_fid_is_vfid(u16 fid)
 132 {
 133         return fid >= MLXSW_SP_VFID_BASE;
 134 }
 135
 136 struct mlxsw_sp_sb_pr {
 137         enum mlxsw_reg_sbpr_mode mode;
 138         u32 size;
 139 };
 140
 141 struct mlxsw_cp_sb_occ {
 142         u32 cur;
 143         u32 max;
 144 };
 145
 146 struct mlxsw_sp_sb_cm {
 147         u32 min_buff;
 148         u32 max_buff;
 149         u8 pool;
 150         struct mlxsw_cp_sb_occ occ;
 151 };
 152
 153 struct mlxsw_sp_sb_pm {
 154         u32 min_buff;
 155         u32 max_buff;
 156         struct mlxsw_cp_sb_occ occ;
 157 };
 158
 159 #define MLXSW_SP_SB_POOL_COUNT  4
 160 #define MLXSW_SP_SB_TC_COUNT    8
 161
 162 struct mlxsw_sp_sb {
 163         struct mlxsw_sp_sb_pr prs[2][MLXSW_SP_SB_POOL_COUNT];
 164         struct {
 165                 struct mlxsw_sp_sb_cm cms[2][MLXSW_SP_SB_TC_COUNT];
 166                 struct mlxsw_sp_sb_pm pms[2][MLXSW_SP_SB_POOL_COUNT];
 167         } ports[MLXSW_PORT_MAX_PORTS];
 168 };
 169
 170 #define MLXSW_SP_PREFIX_COUNT (sizeof(struct in6_addr) * BITS_PER_BYTE)
 171
 172 struct mlxsw_sp_prefix_usage {
 173         DECLARE_BITMAP(b, MLXSW_SP_PREFIX_COUNT);
 174 };
 175
 176 enum mlxsw_sp_l3proto {
 177         MLXSW_SP_L3_PROTO_IPV4,
 178         MLXSW_SP_L3_PROTO_IPV6,
 179 };
 180
 181 struct mlxsw_sp_lpm_tree {
 182         u8 id; /* tree ID */
 183         unsigned int ref_count;
 184         enum mlxsw_sp_l3proto proto;
 185         struct mlxsw_sp_prefix_usage prefix_usage;
 186 };
 187
 188 struct mlxsw_sp_fib;
 189
 190 struct mlxsw_sp_vr {
 191         u16 id; /* virtual router ID */
 192         bool used;
 193         enum mlxsw_sp_l3proto proto;
 194         u32 tb_id; /* kernel fib table id */
 195         struct mlxsw_sp_lpm_tree *lpm_tree;
 196         struct mlxsw_sp_fib *fib;
 197 };
 198
 199 struct mlxsw_sp_router {
 200         struct mlxsw_sp_lpm_tree lpm_trees[MLXSW_SP_LPM_TREE_COUNT];
 201         struct mlxsw_sp_vr vrs[MLXSW_SP_VIRTUAL_ROUTER_MAX];
 202 };
 203
 204 struct mlxsw_sp {
 205         struct {
 206                 struct list_head list;
 207                 DECLARE_BITMAP(mapped, MLXSW_SP_VFID_PORT_MAX);
 208         } port_vfids;
 209         struct {
 210                 struct list_head list;
 211                 DECLARE_BITMAP(mapped, MLXSW_SP_VFID_BR_MAX);
 212         } br_vfids;
 213         struct {
 214                 struct list_head list;
 215                 DECLARE_BITMAP(mapped, MLXSW_SP_MID_MAX);
 216         } br_mids;
 217         struct list_head fids;  /* VLAN-aware bridge FIDs */
 218         struct mlxsw_sp_rif *rifs[MLXSW_SP_RIF_MAX];
 219         struct mlxsw_sp_port **ports;
 220         struct mlxsw_core *core;
 221         const struct mlxsw_bus_info *bus_info;
 222         unsigned char base_mac[ETH_ALEN];
 223         struct {
 224                 struct delayed_work dw;
 225 #define MLXSW_SP_DEFAULT_LEARNING_INTERVAL 100
 226                 unsigned int interval; /* ms */
 227         } fdb_notify;
 228 #define MLXSW_SP_MIN_AGEING_TIME 10
 229 #define MLXSW_SP_MAX_AGEING_TIME 1000000
 230 #define MLXSW_SP_DEFAULT_AGEING_TIME 300
 231         u32 ageing_time;
 232         struct mlxsw_sp_upper master_bridge;
 233         struct mlxsw_sp_upper lags[MLXSW_SP_LAG_MAX];
 234         u8 port_to_module[MLXSW_PORT_MAX_PORTS];
 235         struct mlxsw_sp_sb sb;
 236         struct mlxsw_sp_router router;
 237 };
 238
 239 static inline struct mlxsw_sp_upper *
 240 mlxsw_sp_lag_get(struct mlxsw_sp *mlxsw_sp, u16 lag_id)
 241 {
 242         return &mlxsw_sp->lags[lag_id];
 243 }
 244
 245 struct mlxsw_sp_port_pcpu_stats {
 246         u64                     rx_packets;
 247         u64                     rx_bytes;
 248         u64                     tx_packets;
 249         u64                     tx_bytes;
 250         struct u64_stats_sync   syncp;
 251         u32                     tx_dropped;
 252 };
 253
 254 struct mlxsw_sp_port {
 255         struct mlxsw_core_port core_port; /* must be first */
 256         struct net_device *dev;
 257         struct mlxsw_sp_port_pcpu_stats __percpu *pcpu_stats;
 258         struct mlxsw_sp *mlxsw_sp;
 259         u8 local_port;
 260         u8 stp_state;
 261         u8 learning:1,
 262            learning_sync:1,
 263            uc_flood:1,
 264            bridged:1,
 265            lagged:1,
 266            split:1;
 267         u16 pvid;
 268         u16 lag_id;
 269         struct {
 270                 struct list_head list;
 271                 struct mlxsw_sp_fid *f;
 272                 u16 vid;
 273         } vport;
 274         struct {
 275                 u8 tx_pause:1,
 276                    rx_pause:1;
 277         } link;
 278         struct {
 279                 struct ieee_ets *ets;
 280                 struct ieee_maxrate *maxrate;
 281                 struct ieee_pfc *pfc;
 282         } dcb;
 283         struct {
 284                 u8 module;
 285                 u8 width;
 286                 u8 lane;
 287         } mapping;
 288         /* 802.1Q bridge VLANs */
 289         unsigned long *active_vlans;
 290         unsigned long *untagged_vlans;
 291         /* VLAN interfaces */
 292         struct list_head vports_list;
 293 };
 294
 295 struct mlxsw_sp_port *mlxsw_sp_port_lower_dev_hold(struct net_device *dev);
 296 void mlxsw_sp_port_dev_put(struct mlxsw_sp_port *mlxsw_sp_port);
 297
 298 static inline bool
 299 mlxsw_sp_port_is_pause_en(const struct mlxsw_sp_port *mlxsw_sp_port)
 300 {
 301         return mlxsw_sp_port->link.tx_pause || mlxsw_sp_port->link.rx_pause;
 302 }
 303
 304 static inline struct mlxsw_sp_port *
 305 mlxsw_sp_port_lagged_get(struct mlxsw_sp *mlxsw_sp, u16 lag_id, u8 port_index)
 306 {
 307         struct mlxsw_sp_port *mlxsw_sp_port;
 308         u8 local_port;
 309
 310         local_port = mlxsw_core_lag_mapping_get(mlxsw_sp->core,
 311                                                 lag_id, port_index);
 312         mlxsw_sp_port = mlxsw_sp->ports[local_port];
 313         return mlxsw_sp_port && mlxsw_sp_port->lagged ? mlxsw_sp_port : NULL;
 314 }
 315
 316 static inline u16
 317 mlxsw_sp_vport_vid_get(const struct mlxsw_sp_port *mlxsw_sp_vport)
 318 {
 319         return mlxsw_sp_vport->vport.vid;
 320 }
 321
 322 static inline bool
 323 mlxsw_sp_port_is_vport(const struct mlxsw_sp_port *mlxsw_sp_port)
 324 {
 325         u16 vid = mlxsw_sp_vport_vid_get(mlxsw_sp_port);
 326
 327         return vid != 0;
 328 }
 329
 330 static inline void mlxsw_sp_vport_fid_set(struct mlxsw_sp_port *mlxsw_sp_vport,
 331                                           struct mlxsw_sp_fid *f)
 332 {
 333         mlxsw_sp_vport->vport.f = f;
 334 }
 335
 336 static inline struct mlxsw_sp_fid *
 337 mlxsw_sp_vport_fid_get(const struct mlxsw_sp_port *mlxsw_sp_vport)
 338 {
 339         return mlxsw_sp_vport->vport.f;
 340 }
 341
 342 static inline struct net_device *
 343 mlxsw_sp_vport_br_get(const struct mlxsw_sp_port *mlxsw_sp_vport)
 344 {
 345         struct mlxsw_sp_fid *f = mlxsw_sp_vport_fid_get(mlxsw_sp_vport);
 346
 347         return f ? f->dev : NULL;
 348 }
 349
 350 static inline struct mlxsw_sp_port *
 351 mlxsw_sp_port_vport_find(const struct mlxsw_sp_port *mlxsw_sp_port, u16 vid)
 352 {
 353         struct mlxsw_sp_port *mlxsw_sp_vport;
 354
 355         list_for_each_entry(mlxsw_sp_vport, &mlxsw_sp_port->vports_list,
 356                             vport.list) {
 357                 if (mlxsw_sp_vport_vid_get(mlxsw_sp_vport) == vid)
 358                         return mlxsw_sp_vport;
 359         }
 360
 361         return NULL;
 362 }
 363
 364 static inline struct mlxsw_sp_port *
 365 mlxsw_sp_port_vport_find_by_fid(const struct mlxsw_sp_port *mlxsw_sp_port,
 366                                 u16 fid)
 367 {
 368         struct mlxsw_sp_port *mlxsw_sp_vport;
 369
 370         list_for_each_entry(mlxsw_sp_vport, &mlxsw_sp_port->vports_list,
 371                             vport.list) {
 372                 struct mlxsw_sp_fid *f = mlxsw_sp_vport_fid_get(mlxsw_sp_vport);
 373
 374                 if (f && f->fid == fid)
 375                         return mlxsw_sp_vport;
 376         }
 377
 378         return NULL;
 379 }
 380
 381 static inline struct mlxsw_sp_rif *
 382 mlxsw_sp_rif_find_by_dev(const struct mlxsw_sp *mlxsw_sp,
 383                          const struct net_device *dev)
 384 {
 385         int i;
 386
 387         for (i = 0; i < MLXSW_SP_RIF_MAX; i++)
 388                 if (mlxsw_sp->rifs[i] && mlxsw_sp->rifs[i]->dev == dev)
 389                         return mlxsw_sp->rifs[i];
 390
 391         return NULL;
 392 }
 393
 394 enum mlxsw_sp_flood_table {
 395         MLXSW_SP_FLOOD_TABLE_UC,
 396         MLXSW_SP_FLOOD_TABLE_BM,
 397 };
 398
 399 int mlxsw_sp_buffers_init(struct mlxsw_sp *mlxsw_sp);
 400 void mlxsw_sp_buffers_fini(struct mlxsw_sp *mlxsw_sp);
 401 int mlxsw_sp_port_buffers_init(struct mlxsw_sp_port *mlxsw_sp_port);
 402 int mlxsw_sp_sb_pool_get(struct mlxsw_core *mlxsw_core,
 403                          unsigned int sb_index, u16 pool_index,
 404                          struct devlink_sb_pool_info *pool_info);
 405 int mlxsw_sp_sb_pool_set(struct mlxsw_core *mlxsw_core,
 406                          unsigned int sb_index, u16 pool_index, u32 size,
 407                          enum devlink_sb_threshold_type threshold_type);
 408 int mlxsw_sp_sb_port_pool_get(struct mlxsw_core_port *mlxsw_core_port,
 409                               unsigned int sb_index, u16 pool_index,
 410                               u32 *p_threshold);
 411 int mlxsw_sp_sb_port_pool_set(struct mlxsw_core_port *mlxsw_core_port,
 412                               unsigned int sb_index, u16 pool_index,
 413                               u32 threshold);
 414 int mlxsw_sp_sb_tc_pool_bind_get(struct mlxsw_core_port *mlxsw_core_port,
 415                                  unsigned int sb_index, u16 tc_index,
 416                                  enum devlink_sb_pool_type pool_type,
 417                                  u16 *p_pool_index, u32 *p_threshold);
 418 int mlxsw_sp_sb_tc_pool_bind_set(struct mlxsw_core_port *mlxsw_core_port,
 419                                  unsigned int sb_index, u16 tc_index,
 420                                  enum devlink_sb_pool_type pool_type,
 421                                  u16 pool_index, u32 threshold);
 422 int mlxsw_sp_sb_occ_snapshot(struct mlxsw_core *mlxsw_core,
 423                              unsigned int sb_index);
 424 int mlxsw_sp_sb_occ_max_clear(struct mlxsw_core *mlxsw_core,
 425                               unsigned int sb_index);
 426 int mlxsw_sp_sb_occ_port_pool_get(struct mlxsw_core_port *mlxsw_core_port,
 427                                   unsigned int sb_index, u16 pool_index,
 428                                   u32 *p_cur, u32 *p_max);
 429 int mlxsw_sp_sb_occ_tc_port_bind_get(struct mlxsw_core_port *mlxsw_core_port,
 430                                      unsigned int sb_index, u16 tc_index,
 431                                      enum devlink_sb_pool_type pool_type,
 432                                      u32 *p_cur, u32 *p_max);
 433
 434 int mlxsw_sp_switchdev_init(struct mlxsw_sp *mlxsw_sp);
 435 void mlxsw_sp_switchdev_fini(struct mlxsw_sp *mlxsw_sp);
 436 int mlxsw_sp_port_vlan_init(struct mlxsw_sp_port *mlxsw_sp_port);
 437 void mlxsw_sp_port_switchdev_init(struct mlxsw_sp_port *mlxsw_sp_port);
 438 void mlxsw_sp_port_switchdev_fini(struct mlxsw_sp_port *mlxsw_sp_port);
 439 int mlxsw_sp_port_vid_to_fid_set(struct mlxsw_sp_port *mlxsw_sp_port,
 440                                  enum mlxsw_reg_svfa_mt mt, bool valid, u16 fid,
 441                                  u16 vid);
 442 int mlxsw_sp_port_vlan_set(struct mlxsw_sp_port *mlxsw_sp_port, u16 vid_begin,
 443                            u16 vid_end, bool is_member, bool untagged);
 444 int mlxsw_sp_port_add_vid(struct net_device *dev, __be16 __always_unused proto,
 445                           u16 vid);
 446 int mlxsw_sp_vport_flood_set(struct mlxsw_sp_port *mlxsw_sp_vport, u16 fid,
 447                              bool set);
 448 void mlxsw_sp_port_active_vlans_del(struct mlxsw_sp_port *mlxsw_sp_port);
 449 int mlxsw_sp_port_pvid_set(struct mlxsw_sp_port *mlxsw_sp_port, u16 vid);
 450 int mlxsw_sp_port_fdb_flush(struct mlxsw_sp_port *mlxsw_sp_port, u16 fid);
 451 int mlxsw_sp_port_ets_set(struct mlxsw_sp_port *mlxsw_sp_port,
 452                           enum mlxsw_reg_qeec_hr hr, u8 index, u8 next_index,
 453                           bool dwrr, u8 dwrr_weight);
 454 int mlxsw_sp_port_prio_tc_set(struct mlxsw_sp_port *mlxsw_sp_port,
 455                               u8 switch_prio, u8 tclass);
 456 int __mlxsw_sp_port_headroom_set(struct mlxsw_sp_port *mlxsw_sp_port, int mtu,
 457                                  u8 *prio_tc, bool pause_en,
 458                                  struct ieee_pfc *my_pfc);
 459 int mlxsw_sp_port_ets_maxrate_set(struct mlxsw_sp_port *mlxsw_sp_port,
 460                                   enum mlxsw_reg_qeec_hr hr, u8 index,
 461                                   u8 next_index, u32 maxrate);
 462
 463 #ifdef CONFIG_MLXSW_SPECTRUM_DCB
 464
 465 int mlxsw_sp_port_dcb_init(struct mlxsw_sp_port *mlxsw_sp_port);
 466 void mlxsw_sp_port_dcb_fini(struct mlxsw_sp_port *mlxsw_sp_port);
 467
 468 #else
 469
 470 static inline int mlxsw_sp_port_dcb_init(struct mlxsw_sp_port *mlxsw_sp_port)
 471 {
 472         return 0;
 473 }
 474
 475 static inline void mlxsw_sp_port_dcb_fini(struct mlxsw_sp_port *mlxsw_sp_port)
 476 {}
 477
 478 #endif
 479
 480 int mlxsw_sp_router_init(struct mlxsw_sp *mlxsw_sp);
 481 void mlxsw_sp_router_fini(struct mlxsw_sp *mlxsw_sp);
 482 int mlxsw_sp_router_fib4_add(struct mlxsw_sp_port *mlxsw_sp_port,
 483                              const struct switchdev_obj_ipv4_fib *fib4,
 484                              struct switchdev_trans *trans);
 485 int mlxsw_sp_router_fib4_del(struct mlxsw_sp_port *mlxsw_sp_port,
 486                              const struct switchdev_obj_ipv4_fib *fib4);
 487
 488 #endif