drivers/net/ethernet/nxp/lpc_eth.c

   1 /*
   2  * drivers/net/ethernet/nxp/lpc_eth.c
   3  *
   4  * Author: Kevin Wells <kevin.wells@nxp.com>
   5  *
   6  * Copyright (C) 2010 NXP Semiconductors
   7  * Copyright (C) 2012 Roland Stigge <stigge@antcom.de>
   8  *
   9  * This program is free software; you can redistribute it and/or modify
  10  * it under the terms of the GNU General Public License as published by
  11  * the Free Software Foundation; either version 2 of the License, or
  12  * (at your option) any later version.
  13  *
  14  * This program is distributed in the hope that it will be useful,
  15  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  16  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  17  * GNU General Public License for more details.
  18  */
  19
  20 #define pr_fmt(fmt) KBUILD_MODNAME ": " fmt
  21
  22 #include <linux/module.h>
  23 #include <linux/kernel.h>
  24 #include <linux/sched.h>
  25 #include <linux/slab.h>
  26 #include <linux/delay.h>
  27 #include <linux/interrupt.h>
  28 #include <linux/errno.h>
  29 #include <linux/ioport.h>
  30 #include <linux/crc32.h>
  31 #include <linux/platform_device.h>
  32 #include <linux/spinlock.h>
  33 #include <linux/ethtool.h>
  34 #include <linux/mii.h>
  35 #include <linux/clk.h>
  36 #include <linux/workqueue.h>
  37 #include <linux/netdevice.h>
  38 #include <linux/etherdevice.h>
  39 #include <linux/skbuff.h>
  40 #include <linux/phy.h>
  41 #include <linux/dma-mapping.h>
  42 #include <linux/of.h>
  43 #include <linux/of_net.h>
  44 #include <linux/types.h>
  45
  46 #include <linux/io.h>
  47 #include <mach/board.h>
  48 #include <mach/platform.h>
  49 #include <mach/hardware.h>
  50
  51 #define MODNAME "lpc-eth"
  52 #define DRV_VERSION "1.00"
  53
  54 #define ENET_MAXF_SIZE 1536
  55 #define ENET_RX_DESC 48
  56 #define ENET_TX_DESC 16
  57
  58 #define NAPI_WEIGHT 16
  59
  60 /*
  61  * Ethernet MAC controller Register offsets
  62  */
  63 #define LPC_ENET_MAC1(x)                        (x + 0x000)
  64 #define LPC_ENET_MAC2(x)                        (x + 0x004)
  65 #define LPC_ENET_IPGT(x)                        (x + 0x008)
  66 #define LPC_ENET_IPGR(x)                        (x + 0x00C)
  67 #define LPC_ENET_CLRT(x)                        (x + 0x010)
  68 #define LPC_ENET_MAXF(x)                        (x + 0x014)
  69 #define LPC_ENET_SUPP(x)                        (x + 0x018)
  70 #define LPC_ENET_TEST(x)                        (x + 0x01C)
  71 #define LPC_ENET_MCFG(x)                        (x + 0x020)
  72 #define LPC_ENET_MCMD(x)                        (x + 0x024)
  73 #define LPC_ENET_MADR(x)                        (x + 0x028)
  74 #define LPC_ENET_MWTD(x)                        (x + 0x02C)
  75 #define LPC_ENET_MRDD(x)                        (x + 0x030)
  76 #define LPC_ENET_MIND(x)                        (x + 0x034)
  77 #define LPC_ENET_SA0(x)                         (x + 0x040)
  78 #define LPC_ENET_SA1(x)                         (x + 0x044)
  79 #define LPC_ENET_SA2(x)                         (x + 0x048)
  80 #define LPC_ENET_COMMAND(x)                     (x + 0x100)
  81 #define LPC_ENET_STATUS(x)                      (x + 0x104)
  82 #define LPC_ENET_RXDESCRIPTOR(x)                (x + 0x108)
  83 #define LPC_ENET_RXSTATUS(x)                    (x + 0x10C)
  84 #define LPC_ENET_RXDESCRIPTORNUMBER(x)          (x + 0x110)
  85 #define LPC_ENET_RXPRODUCEINDEX(x)              (x + 0x114)
  86 #define LPC_ENET_RXCONSUMEINDEX(x)              (x + 0x118)
  87 #define LPC_ENET_TXDESCRIPTOR(x)                (x + 0x11C)
  88 #define LPC_ENET_TXSTATUS(x)                    (x + 0x120)
  89 #define LPC_ENET_TXDESCRIPTORNUMBER(x)          (x + 0x124)
  90 #define LPC_ENET_TXPRODUCEINDEX(x)              (x + 0x128)
  91 #define LPC_ENET_TXCONSUMEINDEX(x)              (x + 0x12C)
  92 #define LPC_ENET_TSV0(x)                        (x + 0x158)
  93 #define LPC_ENET_TSV1(x)                        (x + 0x15C)
  94 #define LPC_ENET_RSV(x)                         (x + 0x160)
  95 #define LPC_ENET_FLOWCONTROLCOUNTER(x)          (x + 0x170)
  96 #define LPC_ENET_FLOWCONTROLSTATUS(x)           (x + 0x174)
  97 #define LPC_ENET_RXFILTER_CTRL(x)               (x + 0x200)
  98 #define LPC_ENET_RXFILTERWOLSTATUS(x)           (x + 0x204)
  99 #define LPC_ENET_RXFILTERWOLCLEAR(x)            (x + 0x208)
 100 #define LPC_ENET_HASHFILTERL(x)                 (x + 0x210)
 101 #define LPC_ENET_HASHFILTERH(x)                 (x + 0x214)
 102 #define LPC_ENET_INTSTATUS(x)                   (x + 0xFE0)
 103 #define LPC_ENET_INTENABLE(x)                   (x + 0xFE4)
 104 #define LPC_ENET_INTCLEAR(x)                    (x + 0xFE8)
 105 #define LPC_ENET_INTSET(x)                      (x + 0xFEC)
 106 #define LPC_ENET_POWERDOWN(x)                   (x + 0xFF4)
 107
 108 /*
 109  * mac1 register definitions
 110  */
 111 #define LPC_MAC1_RECV_ENABLE                    (1 << 0)
 112 #define LPC_MAC1_PASS_ALL_RX_FRAMES             (1 << 1)
 113 #define LPC_MAC1_RX_FLOW_CONTROL                (1 << 2)
 114 #define LPC_MAC1_TX_FLOW_CONTROL                (1 << 3)
 115 #define LPC_MAC1_LOOPBACK                       (1 << 4)
 116 #define LPC_MAC1_RESET_TX                       (1 << 8)
 117 #define LPC_MAC1_RESET_MCS_TX                   (1 << 9)
 118 #define LPC_MAC1_RESET_RX                       (1 << 10)
 119 #define LPC_MAC1_RESET_MCS_RX                   (1 << 11)
 120 #define LPC_MAC1_SIMULATION_RESET               (1 << 14)
 121 #define LPC_MAC1_SOFT_RESET                     (1 << 15)
 122
 123 /*
 124  * mac2 register definitions
 125  */
 126 #define LPC_MAC2_FULL_DUPLEX                    (1 << 0)
 127 #define LPC_MAC2_FRAME_LENGTH_CHECKING          (1 << 1)
 128 #define LPC_MAC2_HUGH_LENGTH_CHECKING           (1 << 2)
 129 #define LPC_MAC2_DELAYED_CRC                    (1 << 3)
 130 #define LPC_MAC2_CRC_ENABLE                     (1 << 4)
 131 #define LPC_MAC2_PAD_CRC_ENABLE                 (1 << 5)
 132 #define LPC_MAC2_VLAN_PAD_ENABLE                (1 << 6)
 133 #define LPC_MAC2_AUTO_DETECT_PAD_ENABLE         (1 << 7)
 134 #define LPC_MAC2_PURE_PREAMBLE_ENFORCEMENT      (1 << 8)
 135 #define LPC_MAC2_LONG_PREAMBLE_ENFORCEMENT      (1 << 9)
 136 #define LPC_MAC2_NO_BACKOFF                     (1 << 12)
 137 #define LPC_MAC2_BACK_PRESSURE                  (1 << 13)
 138 #define LPC_MAC2_EXCESS_DEFER                   (1 << 14)
 139
 140 /*
 141  * ipgt register definitions
 142  */
 143 #define LPC_IPGT_LOAD(n)                        ((n) & 0x7F)
 144
 145 /*
 146  * ipgr register definitions
 147  */
 148 #define LPC_IPGR_LOAD_PART2(n)                  ((n) & 0x7F)
 149 #define LPC_IPGR_LOAD_PART1(n)                  (((n) & 0x7F) << 8)
 150
 151 /*
 152  * clrt register definitions
 153  */
 154 #define LPC_CLRT_LOAD_RETRY_MAX(n)              ((n) & 0xF)
 155 #define LPC_CLRT_LOAD_COLLISION_WINDOW(n)       (((n) & 0x3F) << 8)
 156
 157 /*
 158  * maxf register definitions
 159  */
 160 #define LPC_MAXF_LOAD_MAX_FRAME_LEN(n)          ((n) & 0xFFFF)
 161
 162 /*
 163  * supp register definitions
 164  */
 165 #define LPC_SUPP_SPEED                          (1 << 8)
 166 #define LPC_SUPP_RESET_RMII                     (1 << 11)
 167
 168 /*
 169  * test register definitions
 170  */
 171 #define LPC_TEST_SHORTCUT_PAUSE_QUANTA          (1 << 0)
 172 #define LPC_TEST_PAUSE                          (1 << 1)
 173 #define LPC_TEST_BACKPRESSURE                   (1 << 2)
 174
 175 /*
 176  * mcfg register definitions
 177  */
 178 #define LPC_MCFG_SCAN_INCREMENT                 (1 << 0)
 179 #define LPC_MCFG_SUPPRESS_PREAMBLE              (1 << 1)
 180 #define LPC_MCFG_CLOCK_SELECT(n)                (((n) & 0x7) << 2)
 181 #define LPC_MCFG_CLOCK_HOST_DIV_4               0
 182 #define LPC_MCFG_CLOCK_HOST_DIV_6               2
 183 #define LPC_MCFG_CLOCK_HOST_DIV_8               3
 184 #define LPC_MCFG_CLOCK_HOST_DIV_10              4
 185 #define LPC_MCFG_CLOCK_HOST_DIV_14              5
 186 #define LPC_MCFG_CLOCK_HOST_DIV_20              6
 187 #define LPC_MCFG_CLOCK_HOST_DIV_28              7
 188 #define LPC_MCFG_RESET_MII_MGMT                 (1 << 15)
 189
 190 /*
 191  * mcmd register definitions
 192  */
 193 #define LPC_MCMD_READ                           (1 << 0)
 194 #define LPC_MCMD_SCAN                           (1 << 1)
 195
 196 /*
 197  * madr register definitions
 198  */
 199 #define LPC_MADR_REGISTER_ADDRESS(n)            ((n) & 0x1F)
 200 #define LPC_MADR_PHY_0ADDRESS(n)                (((n) & 0x1F) << 8)
 201
 202 /*
 203  * mwtd register definitions
 204  */
 205 #define LPC_MWDT_WRITE(n)                       ((n) & 0xFFFF)
 206
 207 /*
 208  * mrdd register definitions
 209  */
 210 #define LPC_MRDD_READ_MASK                      0xFFFF
 211
 212 /*
 213  * mind register definitions
 214  */
 215 #define LPC_MIND_BUSY                           (1 << 0)
 216 #define LPC_MIND_SCANNING                       (1 << 1)
 217 #define LPC_MIND_NOT_VALID                      (1 << 2)
 218 #define LPC_MIND_MII_LINK_FAIL                  (1 << 3)
 219
 220 /*
 221  * command register definitions
 222  */
 223 #define LPC_COMMAND_RXENABLE                    (1 << 0)
 224 #define LPC_COMMAND_TXENABLE                    (1 << 1)
 225 #define LPC_COMMAND_REG_RESET                   (1 << 3)
 226 #define LPC_COMMAND_TXRESET                     (1 << 4)
 227 #define LPC_COMMAND_RXRESET                     (1 << 5)
 228 #define LPC_COMMAND_PASSRUNTFRAME               (1 << 6)
 229 #define LPC_COMMAND_PASSRXFILTER                (1 << 7)
 230 #define LPC_COMMAND_TXFLOWCONTROL               (1 << 8)
 231 #define LPC_COMMAND_RMII                        (1 << 9)
 232 #define LPC_COMMAND_FULLDUPLEX                  (1 << 10)
 233
 234 /*
 235  * status register definitions
 236  */
 237 #define LPC_STATUS_RXACTIVE                     (1 << 0)
 238 #define LPC_STATUS_TXACTIVE                     (1 << 1)
 239
 240 /*
 241  * tsv0 register definitions
 242  */
 243 #define LPC_TSV0_CRC_ERROR                      (1 << 0)
 244 #define LPC_TSV0_LENGTH_CHECK_ERROR             (1 << 1)
 245 #define LPC_TSV0_LENGTH_OUT_OF_RANGE            (1 << 2)
 246 #define LPC_TSV0_DONE                           (1 << 3)
 247 #define LPC_TSV0_MULTICAST                      (1 << 4)
 248 #define LPC_TSV0_BROADCAST                      (1 << 5)
 249 #define LPC_TSV0_PACKET_DEFER                   (1 << 6)
 250 #define LPC_TSV0_ESCESSIVE_DEFER                (1 << 7)
 251 #define LPC_TSV0_ESCESSIVE_COLLISION            (1 << 8)
 252 #define LPC_TSV0_LATE_COLLISION                 (1 << 9)
 253 #define LPC_TSV0_GIANT                          (1 << 10)
 254 #define LPC_TSV0_UNDERRUN                       (1 << 11)
 255 #define LPC_TSV0_TOTAL_BYTES(n)                 (((n) >> 12) & 0xFFFF)
 256 #define LPC_TSV0_CONTROL_FRAME                  (1 << 28)
 257 #define LPC_TSV0_PAUSE                          (1 << 29)
 258 #define LPC_TSV0_BACKPRESSURE                   (1 << 30)
 259 #define LPC_TSV0_VLAN                           (1 << 31)
 260
 261 /*
 262  * tsv1 register definitions
 263  */
 264 #define LPC_TSV1_TRANSMIT_BYTE_COUNT(n)         ((n) & 0xFFFF)
 265 #define LPC_TSV1_COLLISION_COUNT(n)             (((n) >> 16) & 0xF)
 266
 267 /*
 268  * rsv register definitions
 269  */
 270 #define LPC_RSV_RECEIVED_BYTE_COUNT(n)          ((n) & 0xFFFF)
 271 #define LPC_RSV_RXDV_EVENT_IGNORED              (1 << 16)
 272 #define LPC_RSV_RXDV_EVENT_PREVIOUSLY_SEEN      (1 << 17)
 273 #define LPC_RSV_CARRIER_EVNT_PREVIOUS_SEEN      (1 << 18)
 274 #define LPC_RSV_RECEIVE_CODE_VIOLATION          (1 << 19)
 275 #define LPC_RSV_CRC_ERROR                       (1 << 20)
 276 #define LPC_RSV_LENGTH_CHECK_ERROR              (1 << 21)
 277 #define LPC_RSV_LENGTH_OUT_OF_RANGE             (1 << 22)
 278 #define LPC_RSV_RECEIVE_OK                      (1 << 23)
 279 #define LPC_RSV_MULTICAST                       (1 << 24)
 280 #define LPC_RSV_BROADCAST                       (1 << 25)
 281 #define LPC_RSV_DRIBBLE_NIBBLE                  (1 << 26)
 282 #define LPC_RSV_CONTROL_FRAME                   (1 << 27)
 283 #define LPC_RSV_PAUSE                           (1 << 28)
 284 #define LPC_RSV_UNSUPPORTED_OPCODE              (1 << 29)
 285 #define LPC_RSV_VLAN                            (1 << 30)
 286
 287 /*
 288  * flowcontrolcounter register definitions
 289  */
 290 #define LPC_FCCR_MIRRORCOUNTER(n)               ((n) & 0xFFFF)
 291 #define LPC_FCCR_PAUSETIMER(n)                  (((n) >> 16) & 0xFFFF)
 292
 293 /*
 294  * flowcontrolstatus register definitions
 295  */
 296 #define LPC_FCCR_MIRRORCOUNTERCURRENT(n)        ((n) & 0xFFFF)
 297
 298 /*
 299  * rxfliterctrl, rxfilterwolstatus, and rxfilterwolclear shared
 300  * register definitions
 301  */
 302 #define LPC_RXFLTRW_ACCEPTUNICAST               (1 << 0)
 303 #define LPC_RXFLTRW_ACCEPTUBROADCAST            (1 << 1)
 304 #define LPC_RXFLTRW_ACCEPTUMULTICAST            (1 << 2)
 305 #define LPC_RXFLTRW_ACCEPTUNICASTHASH           (1 << 3)
 306 #define LPC_RXFLTRW_ACCEPTUMULTICASTHASH        (1 << 4)
 307 #define LPC_RXFLTRW_ACCEPTPERFECT               (1 << 5)
 308
 309 /*
 310  * rxfliterctrl register definitions
 311  */
 312 #define LPC_RXFLTRWSTS_MAGICPACKETENWOL         (1 << 12)
 313 #define LPC_RXFLTRWSTS_RXFILTERENWOL            (1 << 13)
 314
 315 /*
 316  * rxfilterwolstatus/rxfilterwolclear register definitions
 317  */
 318 #define LPC_RXFLTRWSTS_RXFILTERWOL              (1 << 7)
 319 #define LPC_RXFLTRWSTS_MAGICPACKETWOL           (1 << 8)
 320
 321 /*
 322  * intstatus, intenable, intclear, and Intset shared register
 323  * definitions
 324  */
 325 #define LPC_MACINT_RXOVERRUNINTEN               (1 << 0)
 326 #define LPC_MACINT_RXERRORONINT                 (1 << 1)
 327 #define LPC_MACINT_RXFINISHEDINTEN              (1 << 2)
 328 #define LPC_MACINT_RXDONEINTEN                  (1 << 3)
 329 #define LPC_MACINT_TXUNDERRUNINTEN              (1 << 4)
 330 #define LPC_MACINT_TXERRORINTEN                 (1 << 5)
 331 #define LPC_MACINT_TXFINISHEDINTEN              (1 << 6)
 332 #define LPC_MACINT_TXDONEINTEN                  (1 << 7)
 333 #define LPC_MACINT_SOFTINTEN                    (1 << 12)
 334 #define LPC_MACINT_WAKEUPINTEN                  (1 << 13)
 335
 336 /*
 337  * powerdown register definitions
 338  */
 339 #define LPC_POWERDOWN_MACAHB                    (1 << 31)
 340
 341 static phy_interface_t lpc_phy_interface_mode(struct device *dev)
 342 {
 343         if (dev && dev->of_node) {
 344                 const char *mode = of_get_property(dev->of_node,
 345                                                    "phy-mode", NULL);
 346                 if (mode && !strcmp(mode, "mii"))
 347                         return PHY_INTERFACE_MODE_MII;
 348         }
 349         return PHY_INTERFACE_MODE_RMII;
 350 }
 351
 352 static bool use_iram_for_net(struct device *dev)
 353 {
 354         if (dev && dev->of_node)
 355                 return of_property_read_bool(dev->of_node, "use-iram");
 356         return false;
 357 }
 358
 359 /* Receive Status information word */
 360 #define RXSTATUS_SIZE                   0x000007FF
 361 #define RXSTATUS_CONTROL                (1 << 18)
 362 #define RXSTATUS_VLAN                   (1 << 19)
 363 #define RXSTATUS_FILTER                 (1 << 20)
 364 #define RXSTATUS_MULTICAST              (1 << 21)
 365 #define RXSTATUS_BROADCAST              (1 << 22)
 366 #define RXSTATUS_CRC                    (1 << 23)
 367 #define RXSTATUS_SYMBOL                 (1 << 24)
 368 #define RXSTATUS_LENGTH                 (1 << 25)
 369 #define RXSTATUS_RANGE                  (1 << 26)
 370 #define RXSTATUS_ALIGN                  (1 << 27)
 371 #define RXSTATUS_OVERRUN                (1 << 28)
 372 #define RXSTATUS_NODESC                 (1 << 29)
 373 #define RXSTATUS_LAST                   (1 << 30)
 374 #define RXSTATUS_ERROR                  (1 << 31)
 375
 376 #define RXSTATUS_STATUS_ERROR \
 377         (RXSTATUS_NODESC | RXSTATUS_OVERRUN | RXSTATUS_ALIGN | \
 378          RXSTATUS_RANGE | RXSTATUS_LENGTH | RXSTATUS_SYMBOL | RXSTATUS_CRC)
 379
 380 /* Receive Descriptor control word */
 381 #define RXDESC_CONTROL_SIZE             0x000007FF
 382 #define RXDESC_CONTROL_INT              (1 << 31)
 383
 384 /* Transmit Status information word */
 385 #define TXSTATUS_COLLISIONS_GET(x)      (((x) >> 21) & 0xF)
 386 #define TXSTATUS_DEFER                  (1 << 25)
 387 #define TXSTATUS_EXCESSDEFER            (1 << 26)
 388 #define TXSTATUS_EXCESSCOLL             (1 << 27)
 389 #define TXSTATUS_LATECOLL               (1 << 28)
 390 #define TXSTATUS_UNDERRUN               (1 << 29)
 391 #define TXSTATUS_NODESC                 (1 << 30)
 392 #define TXSTATUS_ERROR                  (1 << 31)
 393
 394 /* Transmit Descriptor control word */
 395 #define TXDESC_CONTROL_SIZE             0x000007FF
 396 #define TXDESC_CONTROL_OVERRIDE         (1 << 26)
 397 #define TXDESC_CONTROL_HUGE             (1 << 27)
 398 #define TXDESC_CONTROL_PAD              (1 << 28)
 399 #define TXDESC_CONTROL_CRC              (1 << 29)
 400 #define TXDESC_CONTROL_LAST             (1 << 30)
 401 #define TXDESC_CONTROL_INT              (1 << 31)
 402
 403 /*
 404  * Structure of a TX/RX descriptors and RX status
 405  */
 406 struct txrx_desc_t {
 407         __le32 packet;
 408         __le32 control;
 409 };
 410 struct rx_status_t {
 411         __le32 statusinfo;
 412         __le32 statushashcrc;
 413 };
 414
 415 /*
 416  * Device driver data structure
 417  */
 418 struct netdata_local {
 419         struct platform_device  *pdev;
 420         struct net_device       *ndev;
 421         spinlock_t              lock;
 422         void __iomem            *net_base;
 423         u32                     msg_enable;
 424         unsigned int            skblen[ENET_TX_DESC];
 425         unsigned int            last_tx_idx;
 426         unsigned int            num_used_tx_buffs;
 427         struct mii_bus          *mii_bus;
 428         struct phy_device       *phy_dev;
 429         struct clk              *clk;
 430         dma_addr_t              dma_buff_base_p;
 431         void                    *dma_buff_base_v;
 432         size_t                  dma_buff_size;
 433         struct txrx_desc_t      *tx_desc_v;
 434         u32                     *tx_stat_v;
 435         void                    *tx_buff_v;
 436         struct txrx_desc_t      *rx_desc_v;
 437         struct rx_status_t      *rx_stat_v;
 438         void                    *rx_buff_v;
 439         int                     link;
 440         int                     speed;
 441         int                     duplex;
 442         struct napi_struct      napi;
 443 };
 444
 445 /*
 446  * MAC support functions
 447  */
 448 static void __lpc_set_mac(struct netdata_local *pldat, u8 *mac)
 449 {
 450         u32 tmp;
 451
 452         /* Set station address */
 453         tmp = mac[0] | ((u32)mac[1] << 8);
 454         writel(tmp, LPC_ENET_SA2(pldat->net_base));
 455         tmp = mac[2] | ((u32)mac[3] << 8);
 456         writel(tmp, LPC_ENET_SA1(pldat->net_base));
 457         tmp = mac[4] | ((u32)mac[5] << 8);
 458         writel(tmp, LPC_ENET_SA0(pldat->net_base));
 459
 460         netdev_dbg(pldat->ndev, "Ethernet MAC address %pM\n", mac);
 461 }
 462
 463 static void __lpc_get_mac(struct netdata_local *pldat, u8 *mac)
 464 {
 465         u32 tmp;
 466
 467         /* Get station address */
 468         tmp = readl(LPC_ENET_SA2(pldat->net_base));
 469         mac[0] = tmp & 0xFF;
 470         mac[1] = tmp >> 8;
 471         tmp = readl(LPC_ENET_SA1(pldat->net_base));
 472         mac[2] = tmp & 0xFF;
 473         mac[3] = tmp >> 8;
 474         tmp = readl(LPC_ENET_SA0(pldat->net_base));
 475         mac[4] = tmp & 0xFF;
 476         mac[5] = tmp >> 8;
 477 }
 478
 479 static void __lpc_eth_clock_enable(struct netdata_local *pldat, bool enable)
 480 {
 481         if (enable)
 482                 clk_prepare_enable(pldat->clk);
 483         else
 484                 clk_disable_unprepare(pldat->clk);
 485 }
 486
 487 static void __lpc_params_setup(struct netdata_local *pldat)
 488 {
 489         u32 tmp;
 490
 491         if (pldat->duplex == DUPLEX_FULL) {
 492                 tmp = readl(LPC_ENET_MAC2(pldat->net_base));
 493                 tmp |= LPC_MAC2_FULL_DUPLEX;
 494                 writel(tmp, LPC_ENET_MAC2(pldat->net_base));
 495                 tmp = readl(LPC_ENET_COMMAND(pldat->net_base));
 496                 tmp |= LPC_COMMAND_FULLDUPLEX;
 497                 writel(tmp, LPC_ENET_COMMAND(pldat->net_base));
 498                 writel(LPC_IPGT_LOAD(0x15), LPC_ENET_IPGT(pldat->net_base));
 499         } else {
 500                 tmp = readl(LPC_ENET_MAC2(pldat->net_base));
 501                 tmp &= ~LPC_MAC2_FULL_DUPLEX;
 502                 writel(tmp, LPC_ENET_MAC2(pldat->net_base));
 503                 tmp = readl(LPC_ENET_COMMAND(pldat->net_base));
 504                 tmp &= ~LPC_COMMAND_FULLDUPLEX;
 505                 writel(tmp, LPC_ENET_COMMAND(pldat->net_base));
 506                 writel(LPC_IPGT_LOAD(0x12), LPC_ENET_IPGT(pldat->net_base));
 507         }
 508
 509         if (pldat->speed == SPEED_100)
 510                 writel(LPC_SUPP_SPEED, LPC_ENET_SUPP(pldat->net_base));
 511         else
 512                 writel(0, LPC_ENET_SUPP(pldat->net_base));
 513 }
 514
 515 static void __lpc_eth_reset(struct netdata_local *pldat)
 516 {
 517         /* Reset all MAC logic */
 518         writel((LPC_MAC1_RESET_TX | LPC_MAC1_RESET_MCS_TX | LPC_MAC1_RESET_RX |
 519                 LPC_MAC1_RESET_MCS_RX | LPC_MAC1_SIMULATION_RESET |
 520                 LPC_MAC1_SOFT_RESET), LPC_ENET_MAC1(pldat->net_base));
 521         writel((LPC_COMMAND_REG_RESET | LPC_COMMAND_TXRESET |
 522                 LPC_COMMAND_RXRESET), LPC_ENET_COMMAND(pldat->net_base));
 523 }
 524
 525 static int __lpc_mii_mngt_reset(struct netdata_local *pldat)
 526 {
 527         /* Reset MII management hardware */
 528         writel(LPC_MCFG_RESET_MII_MGMT, LPC_ENET_MCFG(pldat->net_base));
 529
 530         /* Setup MII clock to slowest rate with a /28 divider */
 531         writel(LPC_MCFG_CLOCK_SELECT(LPC_MCFG_CLOCK_HOST_DIV_28),
 532                LPC_ENET_MCFG(pldat->net_base));
 533
 534         return 0;
 535 }
 536
 537 static inline phys_addr_t __va_to_pa(void *addr, struct netdata_local *pldat)
 538 {
 539         phys_addr_t phaddr;
 540
 541         phaddr = addr - pldat->dma_buff_base_v;
 542         phaddr += pldat->dma_buff_base_p;
 543
 544         return phaddr;
 545 }
 546
 547 static void lpc_eth_enable_int(void __iomem *regbase)
 548 {
 549         writel((LPC_MACINT_RXDONEINTEN | LPC_MACINT_TXDONEINTEN),
 550                LPC_ENET_INTENABLE(regbase));
 551 }
 552
 553 static void lpc_eth_disable_int(void __iomem *regbase)
 554 {
 555         writel(0, LPC_ENET_INTENABLE(regbase));
 556 }
 557
 558 /* Setup TX/RX descriptors */
 559 static void __lpc_txrx_desc_setup(struct netdata_local *pldat)
 560 {
 561         u32 *ptxstat;
 562         void *tbuff;
 563         int i;
 564         struct txrx_desc_t *ptxrxdesc;
 565         struct rx_status_t *prxstat;
 566
 567         tbuff = PTR_ALIGN(pldat->dma_buff_base_v, 16);
 568
 569         /* Setup TX descriptors, status, and buffers */
 570         pldat->tx_desc_v = tbuff;
 571         tbuff += sizeof(struct txrx_desc_t) * ENET_TX_DESC;
 572
 573         pldat->tx_stat_v = tbuff;
 574         tbuff += sizeof(u32) * ENET_TX_DESC;
 575
 576         tbuff = PTR_ALIGN(tbuff, 16);
 577         pldat->tx_buff_v = tbuff;
 578         tbuff += ENET_MAXF_SIZE * ENET_TX_DESC;
 579
 580         /* Setup RX descriptors, status, and buffers */
 581         pldat->rx_desc_v = tbuff;
 582         tbuff += sizeof(struct txrx_desc_t) * ENET_RX_DESC;
 583
 584         tbuff = PTR_ALIGN(tbuff, 16);
 585         pldat->rx_stat_v = tbuff;
 586         tbuff += sizeof(struct rx_status_t) * ENET_RX_DESC;
 587
 588         tbuff = PTR_ALIGN(tbuff, 16);
 589         pldat->rx_buff_v = tbuff;
 590         tbuff += ENET_MAXF_SIZE * ENET_RX_DESC;
 591
 592         /* Map the TX descriptors to the TX buffers in hardware */
 593         for (i = 0; i < ENET_TX_DESC; i++) {
 594                 ptxstat = &pldat->tx_stat_v[i];
 595                 ptxrxdesc = &pldat->tx_desc_v[i];
 596
 597                 ptxrxdesc->packet = __va_to_pa(
 598                                 pldat->tx_buff_v + i * ENET_MAXF_SIZE, pldat);
 599                 ptxrxdesc->control = 0;
 600                 *ptxstat = 0;
 601         }
 602
 603         /* Map the RX descriptors to the RX buffers in hardware */
 604         for (i = 0; i < ENET_RX_DESC; i++) {
 605                 prxstat = &pldat->rx_stat_v[i];
 606                 ptxrxdesc = &pldat->rx_desc_v[i];
 607
 608                 ptxrxdesc->packet = __va_to_pa(
 609                                 pldat->rx_buff_v + i * ENET_MAXF_SIZE, pldat);
 610                 ptxrxdesc->control = RXDESC_CONTROL_INT | (ENET_MAXF_SIZE - 1);
 611                 prxstat->statusinfo = 0;
 612                 prxstat->statushashcrc = 0;
 613         }
 614
 615         /* Setup base addresses in hardware to point to buffers and
 616          * descriptors
 617          */
 618         writel((ENET_TX_DESC - 1),
 619                LPC_ENET_TXDESCRIPTORNUMBER(pldat->net_base));
 620         writel(__va_to_pa(pldat->tx_desc_v, pldat),
 621                LPC_ENET_TXDESCRIPTOR(pldat->net_base));
 622         writel(__va_to_pa(pldat->tx_stat_v, pldat),
 623                LPC_ENET_TXSTATUS(pldat->net_base));
 624         writel((ENET_RX_DESC - 1),
 625                LPC_ENET_RXDESCRIPTORNUMBER(pldat->net_base));
 626         writel(__va_to_pa(pldat->rx_desc_v, pldat),
 627                LPC_ENET_RXDESCRIPTOR(pldat->net_base));
 628         writel(__va_to_pa(pldat->rx_stat_v, pldat),
 629                LPC_ENET_RXSTATUS(pldat->net_base));
 630 }
 631
 632 static void __lpc_eth_init(struct netdata_local *pldat)
 633 {
 634         u32 tmp;
 635
 636         /* Disable controller and reset */
 637         tmp = readl(LPC_ENET_COMMAND(pldat->net_base));
 638         tmp &= ~LPC_COMMAND_RXENABLE | LPC_COMMAND_TXENABLE;
 639         writel(tmp, LPC_ENET_COMMAND(pldat->net_base));
 640         tmp = readl(LPC_ENET_MAC1(pldat->net_base));
 641         tmp &= ~LPC_MAC1_RECV_ENABLE;
 642         writel(tmp, LPC_ENET_MAC1(pldat->net_base));
 643
 644         /* Initial MAC setup */
 645         writel(LPC_MAC1_PASS_ALL_RX_FRAMES, LPC_ENET_MAC1(pldat->net_base));
 646         writel((LPC_MAC2_PAD_CRC_ENABLE | LPC_MAC2_CRC_ENABLE),
 647                LPC_ENET_MAC2(pldat->net_base));
 648         writel(ENET_MAXF_SIZE, LPC_ENET_MAXF(pldat->net_base));
 649
 650         /* Collision window, gap */
 651         writel((LPC_CLRT_LOAD_RETRY_MAX(0xF) |
 652                 LPC_CLRT_LOAD_COLLISION_WINDOW(0x37)),
 653                LPC_ENET_CLRT(pldat->net_base));
 654         writel(LPC_IPGR_LOAD_PART2(0x12), LPC_ENET_IPGR(pldat->net_base));
 655
 656         if (lpc_phy_interface_mode(&pldat->pdev->dev) == PHY_INTERFACE_MODE_MII)
 657                 writel(LPC_COMMAND_PASSRUNTFRAME,
 658                        LPC_ENET_COMMAND(pldat->net_base));
 659         else {
 660                 writel((LPC_COMMAND_PASSRUNTFRAME | LPC_COMMAND_RMII),
 661                        LPC_ENET_COMMAND(pldat->net_base));
 662                 writel(LPC_SUPP_RESET_RMII, LPC_ENET_SUPP(pldat->net_base));
 663         }
 664
 665         __lpc_params_setup(pldat);
 666
 667         /* Setup TX and RX descriptors */
 668         __lpc_txrx_desc_setup(pldat);
 669
 670         /* Setup packet filtering */
 671         writel((LPC_RXFLTRW_ACCEPTUBROADCAST | LPC_RXFLTRW_ACCEPTPERFECT),
 672                LPC_ENET_RXFILTER_CTRL(pldat->net_base));
 673
 674         /* Get the next TX buffer output index */
 675         pldat->num_used_tx_buffs = 0;
 676         pldat->last_tx_idx =
 677                 readl(LPC_ENET_TXCONSUMEINDEX(pldat->net_base));
 678
 679         /* Clear and enable interrupts */
 680         writel(0xFFFF, LPC_ENET_INTCLEAR(pldat->net_base));
 681         smp_wmb();
 682         lpc_eth_enable_int(pldat->net_base);
 683
 684         /* Enable controller */
 685         tmp = readl(LPC_ENET_COMMAND(pldat->net_base));
 686         tmp |= LPC_COMMAND_RXENABLE | LPC_COMMAND_TXENABLE;
 687         writel(tmp, LPC_ENET_COMMAND(pldat->net_base));
 688         tmp = readl(LPC_ENET_MAC1(pldat->net_base));
 689         tmp |= LPC_MAC1_RECV_ENABLE;
 690         writel(tmp, LPC_ENET_MAC1(pldat->net_base));
 691 }
 692
 693 static void __lpc_eth_shutdown(struct netdata_local *pldat)
 694 {
 695         /* Reset ethernet and power down PHY */
 696         __lpc_eth_reset(pldat);
 697         writel(0, LPC_ENET_MAC1(pldat->net_base));
 698         writel(0, LPC_ENET_MAC2(pldat->net_base));
 699 }
 700
 701 /*
 702  * MAC<--->PHY support functions
 703  */
 704 static int lpc_mdio_read(struct mii_bus *bus, int phy_id, int phyreg)
 705 {
 706         struct netdata_local *pldat = bus->priv;
 707         unsigned long timeout = jiffies + msecs_to_jiffies(100);
 708         int lps;
 709
 710         writel(((phy_id << 8) | phyreg), LPC_ENET_MADR(pldat->net_base));
 711         writel(LPC_MCMD_READ, LPC_ENET_MCMD(pldat->net_base));
 712
 713         /* Wait for unbusy status */
 714         while (readl(LPC_ENET_MIND(pldat->net_base)) & LPC_MIND_BUSY) {
 715                 if (time_after(jiffies, timeout))
 716                         return -EIO;
 717                 cpu_relax();
 718         }
 719
 720         lps = readl(LPC_ENET_MRDD(pldat->net_base));
 721         writel(0, LPC_ENET_MCMD(pldat->net_base));
 722
 723         return lps;
 724 }
 725
 726 static int lpc_mdio_write(struct mii_bus *bus, int phy_id, int phyreg,
 727                         u16 phydata)
 728 {
 729         struct netdata_local *pldat = bus->priv;
 730         unsigned long timeout = jiffies + msecs_to_jiffies(100);
 731
 732         writel(((phy_id << 8) | phyreg), LPC_ENET_MADR(pldat->net_base));
 733         writel(phydata, LPC_ENET_MWTD(pldat->net_base));
 734
 735         /* Wait for completion */
 736         while (readl(LPC_ENET_MIND(pldat->net_base)) & LPC_MIND_BUSY) {
 737                 if (time_after(jiffies, timeout))
 738                         return -EIO;
 739                 cpu_relax();
 740         }
 741
 742         return 0;
 743 }
 744
 745 static int lpc_mdio_reset(struct mii_bus *bus)
 746 {
 747         return __lpc_mii_mngt_reset((struct netdata_local *)bus->priv);
 748 }
 749
 750 static void lpc_handle_link_change(struct net_device *ndev)
 751 {
 752         struct netdata_local *pldat = netdev_priv(ndev);
 753         struct phy_device *phydev = pldat->phy_dev;
 754         unsigned long flags;
 755
 756         bool status_change = false;
 757
 758         spin_lock_irqsave(&pldat->lock, flags);
 759
 760         if (phydev->link) {
 761                 if ((pldat->speed != phydev->speed) ||
 762                     (pldat->duplex != phydev->duplex)) {
 763                         pldat->speed = phydev->speed;
 764                         pldat->duplex = phydev->duplex;
 765                         status_change = true;
 766                 }
 767         }
 768
 769         if (phydev->link != pldat->link) {
 770                 if (!phydev->link) {
 771                         pldat->speed = 0;
 772                         pldat->duplex = -1;
 773                 }
 774                 pldat->link = phydev->link;
 775
 776                 status_change = true;
 777         }
 778
 779         spin_unlock_irqrestore(&pldat->lock, flags);
 780
 781         if (status_change)
 782                 __lpc_params_setup(pldat);
 783 }
 784
 785 static int lpc_mii_probe(struct net_device *ndev)
 786 {
 787         struct netdata_local *pldat = netdev_priv(ndev);
 788         struct phy_device *phydev = phy_find_first(pldat->mii_bus);
 789
 790         if (!phydev) {
 791                 netdev_err(ndev, "no PHY found\n");
 792                 return -ENODEV;
 793         }
 794
 795         /* Attach to the PHY */
 796         if (lpc_phy_interface_mode(&pldat->pdev->dev) == PHY_INTERFACE_MODE_MII)
 797                 netdev_info(ndev, "using MII interface\n");
 798         else
 799                 netdev_info(ndev, "using RMII interface\n");
 800         phydev = phy_connect(ndev, phydev_name(phydev),
 801                              &lpc_handle_link_change,
 802                              lpc_phy_interface_mode(&pldat->pdev->dev));
 803
 804         if (IS_ERR(phydev)) {
 805                 netdev_err(ndev, "Could not attach to PHY\n");
 806                 return PTR_ERR(phydev);
 807         }
 808
 809         /* mask with MAC supported features */
 810         phydev->supported &= PHY_BASIC_FEATURES;
 811
 812         phydev->advertising = phydev->supported;
 813
 814         pldat->link = 0;
 815         pldat->speed = 0;
 816         pldat->duplex = -1;
 817         pldat->phy_dev = phydev;
 818
 819         phy_attached_info(phydev);
 820
 821         return 0;
 822 }
 823
 824 static int lpc_mii_init(struct netdata_local *pldat)
 825 {
 826         int err = -ENXIO, i;
 827
 828         pldat->mii_bus = mdiobus_alloc();
 829         if (!pldat->mii_bus) {
 830                 err = -ENOMEM;
 831                 goto err_out;
 832         }
 833
 834         /* Setup MII mode */
 835         if (lpc_phy_interface_mode(&pldat->pdev->dev) == PHY_INTERFACE_MODE_MII)
 836                 writel(LPC_COMMAND_PASSRUNTFRAME,
 837                        LPC_ENET_COMMAND(pldat->net_base));
 838         else {
 839                 writel((LPC_COMMAND_PASSRUNTFRAME | LPC_COMMAND_RMII),
 840                        LPC_ENET_COMMAND(pldat->net_base));
 841                 writel(LPC_SUPP_RESET_RMII, LPC_ENET_SUPP(pldat->net_base));
 842         }
 843
 844         pldat->mii_bus->name = "lpc_mii_bus";
 845         pldat->mii_bus->read = &lpc_mdio_read;
 846         pldat->mii_bus->write = &lpc_mdio_write;
 847         pldat->mii_bus->reset = &lpc_mdio_reset;
 848         snprintf(pldat->mii_bus->id, MII_BUS_ID_SIZE, "%s-%x",
 849                  pldat->pdev->name, pldat->pdev->id);
 850         pldat->mii_bus->priv = pldat;
 851         pldat->mii_bus->parent = &pldat->pdev->dev;
 852
 853         pldat->mii_bus->irq = kmalloc(sizeof(int) * PHY_MAX_ADDR, GFP_KERNEL);
 854         if (!pldat->mii_bus->irq) {
 855                 err = -ENOMEM;
 856                 goto err_out_1;
 857         }
 858
 859         for (i = 0; i < PHY_MAX_ADDR; i++)
 860                 pldat->mii_bus->irq[i] = PHY_POLL;
 861
 862         platform_set_drvdata(pldat->pdev, pldat->mii_bus);
 863
 864         if (mdiobus_register(pldat->mii_bus))
 865                 goto err_out_free_mdio_irq;
 866
 867         if (lpc_mii_probe(pldat->ndev) != 0)
 868                 goto err_out_unregister_bus;
 869
 870         return 0;
 871
 872 err_out_unregister_bus:
 873         mdiobus_unregister(pldat->mii_bus);
 874 err_out_free_mdio_irq:
 875         kfree(pldat->mii_bus->irq);
 876 err_out_1:
 877         mdiobus_free(pldat->mii_bus);
 878 err_out:
 879         return err;
 880 }
 881
 882 static void __lpc_handle_xmit(struct net_device *ndev)
 883 {
 884         struct netdata_local *pldat = netdev_priv(ndev);
 885         u32 txcidx, *ptxstat, txstat;
 886
 887         txcidx = readl(LPC_ENET_TXCONSUMEINDEX(pldat->net_base));
 888         while (pldat->last_tx_idx != txcidx) {
 889                 unsigned int skblen = pldat->skblen[pldat->last_tx_idx];
 890
 891                 /* A buffer is available, get buffer status */
 892                 ptxstat = &pldat->tx_stat_v[pldat->last_tx_idx];
 893                 txstat = *ptxstat;
 894
 895                 /* Next buffer and decrement used buffer counter */
 896                 pldat->num_used_tx_buffs--;
 897                 pldat->last_tx_idx++;
 898                 if (pldat->last_tx_idx >= ENET_TX_DESC)
 899                         pldat->last_tx_idx = 0;
 900
 901                 /* Update collision counter */
 902                 ndev->stats.collisions += TXSTATUS_COLLISIONS_GET(txstat);
 903
 904                 /* Any errors occurred? */
 905                 if (txstat & TXSTATUS_ERROR) {
 906                         if (txstat & TXSTATUS_UNDERRUN) {
 907                                 /* FIFO underrun */
 908                                 ndev->stats.tx_fifo_errors++;
 909                         }
 910                         if (txstat & TXSTATUS_LATECOLL) {
 911                                 /* Late collision */
 912                                 ndev->stats.tx_aborted_errors++;
 913                         }
 914                         if (txstat & TXSTATUS_EXCESSCOLL) {
 915                                 /* Excessive collision */
 916                                 ndev->stats.tx_aborted_errors++;
 917                         }
 918                         if (txstat & TXSTATUS_EXCESSDEFER) {
 919                                 /* Defer limit */
 920                                 ndev->stats.tx_aborted_errors++;
 921                         }
 922                         ndev->stats.tx_errors++;
 923                 } else {
 924                         /* Update stats */
 925                         ndev->stats.tx_packets++;
 926                         ndev->stats.tx_bytes += skblen;
 927                 }
 928
 929                 txcidx = readl(LPC_ENET_TXCONSUMEINDEX(pldat->net_base));
 930         }
 931
 932         if (pldat->num_used_tx_buffs <= ENET_TX_DESC/2) {
 933                 if (netif_queue_stopped(ndev))
 934                         netif_wake_queue(ndev);
 935         }
 936 }
 937
 938 static int __lpc_handle_recv(struct net_device *ndev, int budget)
 939 {
 940         struct netdata_local *pldat = netdev_priv(ndev);
 941         struct sk_buff *skb;
 942         u32 rxconsidx, len, ethst;
 943         struct rx_status_t *prxstat;
 944         u8 *prdbuf;
 945         int rx_done = 0;
 946
 947         /* Get the current RX buffer indexes */
 948         rxconsidx = readl(LPC_ENET_RXCONSUMEINDEX(pldat->net_base));
 949         while (rx_done < budget && rxconsidx !=
 950                         readl(LPC_ENET_RXPRODUCEINDEX(pldat->net_base))) {
 951                 /* Get pointer to receive status */
 952                 prxstat = &pldat->rx_stat_v[rxconsidx];
 953                 len = (prxstat->statusinfo & RXSTATUS_SIZE) + 1;
 954
 955                 /* Status error? */
 956                 ethst = prxstat->statusinfo;
 957                 if ((ethst & (RXSTATUS_ERROR | RXSTATUS_STATUS_ERROR)) ==
 958                     (RXSTATUS_ERROR | RXSTATUS_RANGE))
 959                         ethst &= ~RXSTATUS_ERROR;
 960
 961                 if (ethst & RXSTATUS_ERROR) {
 962                         int si = prxstat->statusinfo;
 963                         /* Check statuses */
 964                         if (si & RXSTATUS_OVERRUN) {
 965                                 /* Overrun error */
 966                                 ndev->stats.rx_fifo_errors++;
 967                         } else if (si & RXSTATUS_CRC) {
 968                                 /* CRC error */
 969                                 ndev->stats.rx_crc_errors++;
 970                         } else if (si & RXSTATUS_LENGTH) {
 971                                 /* Length error */
 972                                 ndev->stats.rx_length_errors++;
 973                         } else if (si & RXSTATUS_ERROR) {
 974                                 /* Other error */
 975                                 ndev->stats.rx_length_errors++;
 976                         }
 977                         ndev->stats.rx_errors++;
 978                 } else {
 979                         /* Packet is good */
 980                         skb = dev_alloc_skb(len);
 981                         if (!skb) {
 982                                 ndev->stats.rx_dropped++;
 983                         } else {
 984                                 prdbuf = skb_put(skb, len);
 985
 986                                 /* Copy packet from buffer */
 987                                 memcpy(prdbuf, pldat->rx_buff_v +
 988                                         rxconsidx * ENET_MAXF_SIZE, len);
 989
 990                                 /* Pass to upper layer */
 991                                 skb->protocol = eth_type_trans(skb, ndev);
 992                                 netif_receive_skb(skb);
 993                                 ndev->stats.rx_packets++;
 994                                 ndev->stats.rx_bytes += len;
 995                         }
 996                 }
 997
 998                 /* Increment consume index */
 999                 rxconsidx = rxconsidx + 1;
1000                 if (rxconsidx >= ENET_RX_DESC)
1001                         rxconsidx = 0;
1002                 writel(rxconsidx,
1003                        LPC_ENET_RXCONSUMEINDEX(pldat->net_base));
1004                 rx_done++;
1005         }
1006
1007         return rx_done;
1008 }
1009
1010 static int lpc_eth_poll(struct napi_struct *napi, int budget)
1011 {
1012         struct netdata_local *pldat = container_of(napi,
1013                         struct netdata_local, napi);
1014         struct net_device *ndev = pldat->ndev;
1015         int rx_done = 0;
1016         struct netdev_queue *txq = netdev_get_tx_queue(ndev, 0);
1017
1018         __netif_tx_lock(txq, smp_processor_id());
1019         __lpc_handle_xmit(ndev);
1020         __netif_tx_unlock(txq);
1021         rx_done = __lpc_handle_recv(ndev, budget);
1022
1023         if (rx_done < budget) {
1024                 napi_complete(napi);
1025                 lpc_eth_enable_int(pldat->net_base);
1026         }
1027
1028         return rx_done;
1029 }
1030
1031 static irqreturn_t __lpc_eth_interrupt(int irq, void *dev_id)
1032 {
1033         struct net_device *ndev = dev_id;
1034         struct netdata_local *pldat = netdev_priv(ndev);
1035         u32 tmp;
1036
1037         spin_lock(&pldat->lock);
1038
1039         tmp = readl(LPC_ENET_INTSTATUS(pldat->net_base));
1040         /* Clear interrupts */
1041         writel(tmp, LPC_ENET_INTCLEAR(pldat->net_base));
1042
1043         lpc_eth_disable_int(pldat->net_base);
1044         if (likely(napi_schedule_prep(&pldat->napi)))
1045                 __napi_schedule(&pldat->napi);
1046
1047         spin_unlock(&pldat->lock);
1048
1049         return IRQ_HANDLED;
1050 }
1051
1052 static int lpc_eth_close(struct net_device *ndev)
1053 {
1054         unsigned long flags;
1055         struct netdata_local *pldat = netdev_priv(ndev);
1056
1057         if (netif_msg_ifdown(pldat))
1058                 dev_dbg(&pldat->pdev->dev, "shutting down %s\n", ndev->name);
1059
1060         napi_disable(&pldat->napi);
1061         netif_stop_queue(ndev);
1062
1063         if (pldat->phy_dev)
1064                 phy_stop(pldat->phy_dev);
1065
1066         spin_lock_irqsave(&pldat->lock, flags);
1067         __lpc_eth_reset(pldat);
1068         netif_carrier_off(ndev);
1069         writel(0, LPC_ENET_MAC1(pldat->net_base));
1070         writel(0, LPC_ENET_MAC2(pldat->net_base));
1071         spin_unlock_irqrestore(&pldat->lock, flags);
1072
1073         __lpc_eth_clock_enable(pldat, false);
1074
1075         return 0;
1076 }
1077
1078 static int lpc_eth_hard_start_xmit(struct sk_buff *skb, struct net_device *ndev)
1079 {
1080         struct netdata_local *pldat = netdev_priv(ndev);
1081         u32 len, txidx;
1082         u32 *ptxstat;
1083         struct txrx_desc_t *ptxrxdesc;
1084
1085         len = skb->len;
1086
1087         spin_lock_irq(&pldat->lock);
1088
1089         if (pldat->num_used_tx_buffs >= (ENET_TX_DESC - 1)) {
1090                 /* This function should never be called when there are no
1091                    buffers */
1092                 netif_stop_queue(ndev);
1093                 spin_unlock_irq(&pldat->lock);
1094                 WARN(1, "BUG! TX request when no free TX buffers!\n");
1095                 return NETDEV_TX_BUSY;
1096         }
1097
1098         /* Get the next TX descriptor index */
1099         txidx = readl(LPC_ENET_TXPRODUCEINDEX(pldat->net_base));
1100
1101         /* Setup control for the transfer */
1102         ptxstat = &pldat->tx_stat_v[txidx];
1103         *ptxstat = 0;
1104         ptxrxdesc = &pldat->tx_desc_v[txidx];
1105         ptxrxdesc->control =
1106                 (len - 1) | TXDESC_CONTROL_LAST | TXDESC_CONTROL_INT;
1107
1108         /* Copy data to the DMA buffer */
1109         memcpy(pldat->tx_buff_v + txidx * ENET_MAXF_SIZE, skb->data, len);
1110
1111         /* Save the buffer and increment the buffer counter */
1112         pldat->skblen[txidx] = len;
1113         pldat->num_used_tx_buffs++;
1114
1115         /* Start transmit */
1116         txidx++;
1117         if (txidx >= ENET_TX_DESC)
1118                 txidx = 0;
1119         writel(txidx, LPC_ENET_TXPRODUCEINDEX(pldat->net_base));
1120
1121         /* Stop queue if no more TX buffers */
1122         if (pldat->num_used_tx_buffs >= (ENET_TX_DESC - 1))
1123                 netif_stop_queue(ndev);
1124
1125         spin_unlock_irq(&pldat->lock);
1126
1127         dev_kfree_skb(skb);
1128         return NETDEV_TX_OK;
1129 }
1130
1131 static int lpc_set_mac_address(struct net_device *ndev, void *p)
1132 {
1133         struct sockaddr *addr = p;
1134         struct netdata_local *pldat = netdev_priv(ndev);
1135         unsigned long flags;
1136
1137         if (!is_valid_ether_addr(addr->sa_data))
1138                 return -EADDRNOTAVAIL;
1139         memcpy(ndev->dev_addr, addr->sa_data, ETH_ALEN);
1140
1141         spin_lock_irqsave(&pldat->lock, flags);
1142
1143         /* Set station address */
1144         __lpc_set_mac(pldat, ndev->dev_addr);
1145
1146         spin_unlock_irqrestore(&pldat->lock, flags);
1147
1148         return 0;
1149 }
1150
1151 static void lpc_eth_set_multicast_list(struct net_device *ndev)
1152 {
1153         struct netdata_local *pldat = netdev_priv(ndev);
1154         struct netdev_hw_addr_list *mcptr = &ndev->mc;
1155         struct netdev_hw_addr *ha;
1156         u32 tmp32, hash_val, hashlo, hashhi;
1157         unsigned long flags;
1158
1159         spin_lock_irqsave(&pldat->lock, flags);
1160
1161         /* Set station address */
1162         __lpc_set_mac(pldat, ndev->dev_addr);
1163
1164         tmp32 =  LPC_RXFLTRW_ACCEPTUBROADCAST | LPC_RXFLTRW_ACCEPTPERFECT;
1165
1166         if (ndev->flags & IFF_PROMISC)
1167                 tmp32 |= LPC_RXFLTRW_ACCEPTUNICAST |
1168                         LPC_RXFLTRW_ACCEPTUMULTICAST;
1169         if (ndev->flags & IFF_ALLMULTI)
1170                 tmp32 |= LPC_RXFLTRW_ACCEPTUMULTICAST;
1171
1172         if (netdev_hw_addr_list_count(mcptr))
1173                 tmp32 |= LPC_RXFLTRW_ACCEPTUMULTICASTHASH;
1174
1175         writel(tmp32, LPC_ENET_RXFILTER_CTRL(pldat->net_base));
1176
1177
1178         /* Set initial hash table */
1179         hashlo = 0x0;
1180         hashhi = 0x0;
1181
1182         /* 64 bits : multicast address in hash table */
1183         netdev_hw_addr_list_for_each(ha, mcptr) {
1184                 hash_val = (ether_crc(6, ha->addr) >> 23) & 0x3F;
1185
1186                 if (hash_val >= 32)
1187                         hashhi |= 1 << (hash_val - 32);
1188                 else
1189                         hashlo |= 1 << hash_val;
1190         }
1191
1192         writel(hashlo, LPC_ENET_HASHFILTERL(pldat->net_base));
1193         writel(hashhi, LPC_ENET_HASHFILTERH(pldat->net_base));
1194
1195         spin_unlock_irqrestore(&pldat->lock, flags);
1196 }
1197
1198 static int lpc_eth_ioctl(struct net_device *ndev, struct ifreq *req, int cmd)
1199 {
1200         struct netdata_local *pldat = netdev_priv(ndev);
1201         struct phy_device *phydev = pldat->phy_dev;
1202
1203         if (!netif_running(ndev))
1204                 return -EINVAL;
1205
1206         if (!phydev)
1207                 return -ENODEV;
1208
1209         return phy_mii_ioctl(phydev, req, cmd);
1210 }
1211
1212 static int lpc_eth_open(struct net_device *ndev)
1213 {
1214         struct netdata_local *pldat = netdev_priv(ndev);
1215
1216         if (netif_msg_ifup(pldat))
1217                 dev_dbg(&pldat->pdev->dev, "enabling %s\n", ndev->name);
1218
1219         __lpc_eth_clock_enable(pldat, true);
1220
1221         /* Suspended PHY makes LPC ethernet core block, so resume now */
1222         phy_resume(pldat->phy_dev);
1223
1224         /* Reset and initialize */
1225         __lpc_eth_reset(pldat);
1226         __lpc_eth_init(pldat);
1227
1228         /* schedule a link state check */
1229         phy_start(pldat->phy_dev);
1230         netif_start_queue(ndev);
1231         napi_enable(&pldat->napi);
1232
1233         return 0;
1234 }
1235
1236 /*
1237  * Ethtool ops
1238  */
1239 static void lpc_eth_ethtool_getdrvinfo(struct net_device *ndev,
1240         struct ethtool_drvinfo *info)
1241 {
1242         strlcpy(info->driver, MODNAME, sizeof(info->driver));
1243         strlcpy(info->version, DRV_VERSION, sizeof(info->version));
1244         strlcpy(info->bus_info, dev_name(ndev->dev.parent),
1245                 sizeof(info->bus_info));
1246 }
1247
1248 static u32 lpc_eth_ethtool_getmsglevel(struct net_device *ndev)
1249 {
1250         struct netdata_local *pldat = netdev_priv(ndev);
1251
1252         return pldat->msg_enable;
1253 }
1254
1255 static void lpc_eth_ethtool_setmsglevel(struct net_device *ndev, u32 level)
1256 {
1257         struct netdata_local *pldat = netdev_priv(ndev);
1258
1259         pldat->msg_enable = level;
1260 }
1261
1262 static int lpc_eth_ethtool_getsettings(struct net_device *ndev,
1263         struct ethtool_cmd *cmd)
1264 {
1265         struct netdata_local *pldat = netdev_priv(ndev);
1266         struct phy_device *phydev = pldat->phy_dev;
1267
1268         if (!phydev)
1269                 return -EOPNOTSUPP;
1270
1271         return phy_ethtool_gset(phydev, cmd);
1272 }
1273
1274 static int lpc_eth_ethtool_setsettings(struct net_device *ndev,
1275         struct ethtool_cmd *cmd)
1276 {
1277         struct netdata_local *pldat = netdev_priv(ndev);
1278         struct phy_device *phydev = pldat->phy_dev;
1279
1280         if (!phydev)
1281                 return -EOPNOTSUPP;
1282
1283         return phy_ethtool_sset(phydev, cmd);
1284 }
1285
1286 static const struct ethtool_ops lpc_eth_ethtool_ops = {
1287         .get_drvinfo    = lpc_eth_ethtool_getdrvinfo,
1288         .get_settings   = lpc_eth_ethtool_getsettings,
1289         .set_settings   = lpc_eth_ethtool_setsettings,
1290         .get_msglevel   = lpc_eth_ethtool_getmsglevel,
1291         .set_msglevel   = lpc_eth_ethtool_setmsglevel,
1292         .get_link       = ethtool_op_get_link,
1293 };
1294
1295 static const struct net_device_ops lpc_netdev_ops = {
1296         .ndo_open               = lpc_eth_open,
1297         .ndo_stop               = lpc_eth_close,
1298         .ndo_start_xmit         = lpc_eth_hard_start_xmit,
1299         .ndo_set_rx_mode        = lpc_eth_set_multicast_list,
1300         .ndo_do_ioctl           = lpc_eth_ioctl,
1301         .ndo_set_mac_address    = lpc_set_mac_address,
1302         .ndo_validate_addr      = eth_validate_addr,
1303         .ndo_change_mtu         = eth_change_mtu,
1304 };
1305
1306 static int lpc_eth_drv_probe(struct platform_device *pdev)
1307 {
1308         struct resource *res;
1309         struct net_device *ndev;
1310         struct netdata_local *pldat;
1311         struct phy_device *phydev;
1312         dma_addr_t dma_handle;
1313         int irq, ret;
1314         u32 tmp;
1315
1316         /* Setup network interface for RMII or MII mode */
1317         tmp = __raw_readl(LPC32XX_CLKPWR_MACCLK_CTRL);
1318         tmp &= ~LPC32XX_CLKPWR_MACCTRL_PINS_MSK;
1319         if (lpc_phy_interface_mode(&pdev->dev) == PHY_INTERFACE_MODE_MII)
1320                 tmp |= LPC32XX_CLKPWR_MACCTRL_USE_MII_PINS;
1321         else
1322                 tmp |= LPC32XX_CLKPWR_MACCTRL_USE_RMII_PINS;
1323         __raw_writel(tmp, LPC32XX_CLKPWR_MACCLK_CTRL);
1324
1325         /* Get platform resources */
1326         res = platform_get_resource(pdev, IORESOURCE_MEM, 0);
1327         irq = platform_get_irq(pdev, 0);
1328         if (!res || irq < 0) {
1329                 dev_err(&pdev->dev, "error getting resources.\n");
1330                 ret = -ENXIO;
1331                 goto err_exit;
1332         }
1333
1334         /* Allocate net driver data structure */
1335         ndev = alloc_etherdev(sizeof(struct netdata_local));
1336         if (!ndev) {
1337                 dev_err(&pdev->dev, "could not allocate device.\n");
1338                 ret = -ENOMEM;
1339                 goto err_exit;
1340         }
1341
1342         SET_NETDEV_DEV(ndev, &pdev->dev);
1343
1344         pldat = netdev_priv(ndev);
1345         pldat->pdev = pdev;
1346         pldat->ndev = ndev;
1347
1348         spin_lock_init(&pldat->lock);
1349
1350         /* Save resources */
1351         ndev->irq = irq;
1352
1353         /* Get clock for the device */
1354         pldat->clk = clk_get(&pdev->dev, NULL);
1355         if (IS_ERR(pldat->clk)) {
1356                 dev_err(&pdev->dev, "error getting clock.\n");
1357                 ret = PTR_ERR(pldat->clk);
1358                 goto err_out_free_dev;
1359         }
1360
1361         /* Enable network clock */
1362         __lpc_eth_clock_enable(pldat, true);
1363
1364         /* Map IO space */
1365         pldat->net_base = ioremap(res->start, resource_size(res));
1366         if (!pldat->net_base) {
1367                 dev_err(&pdev->dev, "failed to map registers\n");
1368                 ret = -ENOMEM;
1369                 goto err_out_disable_clocks;
1370         }
1371         ret = request_irq(ndev->irq, __lpc_eth_interrupt, 0,
1372                           ndev->name, ndev);
1373         if (ret) {
1374                 dev_err(&pdev->dev, "error requesting interrupt.\n");
1375                 goto err_out_iounmap;
1376         }
1377
1378         /* Setup driver functions */
1379         ndev->netdev_ops = &lpc_netdev_ops;
1380         ndev->ethtool_ops = &lpc_eth_ethtool_ops;
1381         ndev->watchdog_timeo = msecs_to_jiffies(2500);
1382
1383         /* Get size of DMA buffers/descriptors region */
1384         pldat->dma_buff_size = (ENET_TX_DESC + ENET_RX_DESC) * (ENET_MAXF_SIZE +
1385                 sizeof(struct txrx_desc_t) + sizeof(struct rx_status_t));
1386         pldat->dma_buff_base_v = 0;
1387
1388         if (use_iram_for_net(&pldat->pdev->dev)) {
1389                 dma_handle = LPC32XX_IRAM_BASE;
1390                 if (pldat->dma_buff_size <= lpc32xx_return_iram_size())
1391                         pldat->dma_buff_base_v =
1392                                 io_p2v(LPC32XX_IRAM_BASE);
1393                 else
1394                         netdev_err(ndev,
1395                                 "IRAM not big enough for net buffers, using SDRAM instead.\n");
1396         }
1397
1398         if (pldat->dma_buff_base_v == 0) {
1399                 ret = dma_coerce_mask_and_coherent(&pdev->dev, DMA_BIT_MASK(32));
1400                 if (ret)
1401                         goto err_out_free_irq;
1402
1403                 pldat->dma_buff_size = PAGE_ALIGN(pldat->dma_buff_size);
1404
1405                 /* Allocate a chunk of memory for the DMA ethernet buffers
1406                    and descriptors */
1407                 pldat->dma_buff_base_v =
1408                         dma_alloc_coherent(&pldat->pdev->dev,
1409                                            pldat->dma_buff_size, &dma_handle,
1410                                            GFP_KERNEL);
1411                 if (pldat->dma_buff_base_v == NULL) {
1412                         ret = -ENOMEM;
1413                         goto err_out_free_irq;
1414                 }
1415         }
1416         pldat->dma_buff_base_p = dma_handle;
1417
1418         netdev_dbg(ndev, "IO address space     :%pR\n", res);
1419         netdev_dbg(ndev, "IO address size      :%d\n", resource_size(res));
1420         netdev_dbg(ndev, "IO address (mapped)  :0x%p\n",
1421                         pldat->net_base);
1422         netdev_dbg(ndev, "IRQ number           :%d\n", ndev->irq);
1423         netdev_dbg(ndev, "DMA buffer size      :%d\n", pldat->dma_buff_size);
1424         netdev_dbg(ndev, "DMA buffer P address :0x%08x\n",
1425                         pldat->dma_buff_base_p);
1426         netdev_dbg(ndev, "DMA buffer V address :0x%p\n",
1427                         pldat->dma_buff_base_v);
1428
1429         /* Get MAC address from current HW setting (POR state is all zeros) */
1430         __lpc_get_mac(pldat, ndev->dev_addr);
1431
1432         if (!is_valid_ether_addr(ndev->dev_addr)) {
1433                 const char *macaddr = of_get_mac_address(pdev->dev.of_node);
1434                 if (macaddr)
1435                         memcpy(ndev->dev_addr, macaddr, ETH_ALEN);
1436         }
1437         if (!is_valid_ether_addr(ndev->dev_addr))
1438                 eth_hw_addr_random(ndev);
1439
1440         /* Reset the ethernet controller */
1441         __lpc_eth_reset(pldat);
1442
1443         /* then shut everything down to save power */
1444         __lpc_eth_shutdown(pldat);
1445
1446         /* Set default parameters */
1447         pldat->msg_enable = NETIF_MSG_LINK;
1448
1449         /* Force an MII interface reset and clock setup */
1450         __lpc_mii_mngt_reset(pldat);
1451
1452         /* Force default PHY interface setup in chip, this will probably be
1453            changed by the PHY driver */
1454         pldat->link = 0;
1455         pldat->speed = 100;
1456         pldat->duplex = DUPLEX_FULL;
1457         __lpc_params_setup(pldat);
1458
1459         netif_napi_add(ndev, &pldat->napi, lpc_eth_poll, NAPI_WEIGHT);
1460
1461         ret = register_netdev(ndev);
1462         if (ret) {
1463                 dev_err(&pdev->dev, "Cannot register net device, aborting.\n");
1464                 goto err_out_dma_unmap;
1465         }
1466         platform_set_drvdata(pdev, ndev);
1467
1468         ret = lpc_mii_init(pldat);
1469         if (ret)
1470                 goto err_out_unregister_netdev;
1471
1472         netdev_info(ndev, "LPC mac at 0x%08x irq %d\n",
1473                res->start, ndev->irq);
1474
1475         phydev = pldat->phy_dev;
1476
1477         device_init_wakeup(&pdev->dev, 1);
1478         device_set_wakeup_enable(&pdev->dev, 0);
1479
1480         return 0;
1481
1482 err_out_unregister_netdev:
1483         unregister_netdev(ndev);
1484 err_out_dma_unmap:
1485         if (!use_iram_for_net(&pldat->pdev->dev) ||
1486             pldat->dma_buff_size > lpc32xx_return_iram_size())
1487                 dma_free_coherent(&pldat->pdev->dev, pldat->dma_buff_size,
1488                                   pldat->dma_buff_base_v,
1489                                   pldat->dma_buff_base_p);
1490 err_out_free_irq:
1491         free_irq(ndev->irq, ndev);
1492 err_out_iounmap:
1493         iounmap(pldat->net_base);
1494 err_out_disable_clocks:
1495         clk_disable_unprepare(pldat->clk);
1496         clk_put(pldat->clk);
1497 err_out_free_dev:
1498         free_netdev(ndev);
1499 err_exit:
1500         pr_err("%s: not found (%d).\n", MODNAME, ret);
1501         return ret;
1502 }
1503
1504 static int lpc_eth_drv_remove(struct platform_device *pdev)
1505 {
1506         struct net_device *ndev = platform_get_drvdata(pdev);
1507         struct netdata_local *pldat = netdev_priv(ndev);
1508
1509         unregister_netdev(ndev);
1510
1511         if (!use_iram_for_net(&pldat->pdev->dev) ||
1512             pldat->dma_buff_size > lpc32xx_return_iram_size())
1513                 dma_free_coherent(&pldat->pdev->dev, pldat->dma_buff_size,
1514                                   pldat->dma_buff_base_v,
1515                                   pldat->dma_buff_base_p);
1516         free_irq(ndev->irq, ndev);
1517         iounmap(pldat->net_base);
1518         mdiobus_unregister(pldat->mii_bus);
1519         mdiobus_free(pldat->mii_bus);
1520         clk_disable_unprepare(pldat->clk);
1521         clk_put(pldat->clk);
1522         free_netdev(ndev);
1523
1524         return 0;
1525 }
1526
1527 #ifdef CONFIG_PM
1528 static int lpc_eth_drv_suspend(struct platform_device *pdev,
1529         pm_message_t state)
1530 {
1531         struct net_device *ndev = platform_get_drvdata(pdev);
1532         struct netdata_local *pldat = netdev_priv(ndev);
1533
1534         if (device_may_wakeup(&pdev->dev))
1535                 enable_irq_wake(ndev->irq);
1536
1537         if (ndev) {
1538                 if (netif_running(ndev)) {
1539                         netif_device_detach(ndev);
1540                         __lpc_eth_shutdown(pldat);
1541                         clk_disable_unprepare(pldat->clk);
1542
1543                         /*
1544                          * Reset again now clock is disable to be sure
1545                          * EMC_MDC is down
1546                          */
1547                         __lpc_eth_reset(pldat);
1548                 }
1549         }
1550
1551         return 0;
1552 }
1553
1554 static int lpc_eth_drv_resume(struct platform_device *pdev)
1555 {
1556         struct net_device *ndev = platform_get_drvdata(pdev);
1557         struct netdata_local *pldat;
1558
1559         if (device_may_wakeup(&pdev->dev))
1560                 disable_irq_wake(ndev->irq);
1561
1562         if (ndev) {
1563                 if (netif_running(ndev)) {
1564                         pldat = netdev_priv(ndev);
1565
1566                         /* Enable interface clock */
1567                         clk_enable(pldat->clk);
1568
1569                         /* Reset and initialize */
1570                         __lpc_eth_reset(pldat);
1571                         __lpc_eth_init(pldat);
1572
1573                         netif_device_attach(ndev);
1574                 }
1575         }
1576
1577         return 0;
1578 }
1579 #endif
1580
1581 #ifdef CONFIG_OF
1582 static const struct of_device_id lpc_eth_match[] = {
1583         { .compatible = "nxp,lpc-eth" },
1584         { }
1585 };
1586 MODULE_DEVICE_TABLE(of, lpc_eth_match);
1587 #endif
1588
1589 static struct platform_driver lpc_eth_driver = {
1590         .probe          = lpc_eth_drv_probe,
1591         .remove         = lpc_eth_drv_remove,
1592 #ifdef CONFIG_PM
1593         .suspend        = lpc_eth_drv_suspend,
1594         .resume         = lpc_eth_drv_resume,
1595 #endif
1596         .driver         = {
1597                 .name   = MODNAME,
1598                 .of_match_table = of_match_ptr(lpc_eth_match),
1599         },
1600 };
1601
1602 module_platform_driver(lpc_eth_driver);
1603
1604 MODULE_AUTHOR("Kevin Wells <kevin.wells@nxp.com>");
1605 MODULE_AUTHOR("Roland Stigge <stigge@antcom.de>");
1606 MODULE_DESCRIPTION("LPC Ethernet Driver");
1607 MODULE_LICENSE("GPL");