drivers/spi/spi-pxa2xx.c

   1 /*
   2  * Copyright (C) 2005 Stephen Street / StreetFire Sound Labs
   3  * Copyright (C) 2013, Intel Corporation
   4  *
   5  * This program is free software; you can redistribute it and/or modify
   6  * it under the terms of the GNU General Public License as published by
   7  * the Free Software Foundation; either version 2 of the License, or
   8  * (at your option) any later version.
   9  *
  10  * This program is distributed in the hope that it will be useful,
  11  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13  * GNU General Public License for more details.
  14  */
  15
  16 #include <linux/bitops.h>
  17 #include <linux/init.h>
  18 #include <linux/module.h>
  19 #include <linux/device.h>
  20 #include <linux/ioport.h>
  21 #include <linux/errno.h>
  22 #include <linux/err.h>
  23 #include <linux/interrupt.h>
  24 #include <linux/kernel.h>
  25 #include <linux/pci.h>
  26 #include <linux/platform_device.h>
  27 #include <linux/spi/pxa2xx_spi.h>
  28 #include <linux/spi/spi.h>
  29 #include <linux/delay.h>
  30 #include <linux/gpio.h>
  31 #include <linux/slab.h>
  32 #include <linux/clk.h>
  33 #include <linux/pm_runtime.h>
  34 #include <linux/acpi.h>
  35
  36 #include "spi-pxa2xx.h"
  37
  38 MODULE_AUTHOR("Stephen Street");
  39 MODULE_DESCRIPTION("PXA2xx SSP SPI Controller");
  40 MODULE_LICENSE("GPL");
  41 MODULE_ALIAS("platform:pxa2xx-spi");
  42
  43 #define TIMOUT_DFLT             1000
  44
  45 /*
  46  * for testing SSCR1 changes that require SSP restart, basically
  47  * everything except the service and interrupt enables, the pxa270 developer
  48  * manual says only SSCR1_SCFR, SSCR1_SPH, SSCR1_SPO need to be in this
  49  * list, but the PXA255 dev man says all bits without really meaning the
  50  * service and interrupt enables
  51  */
  52 #define SSCR1_CHANGE_MASK (SSCR1_TTELP | SSCR1_TTE | SSCR1_SCFR \
  53                                 | SSCR1_ECRA | SSCR1_ECRB | SSCR1_SCLKDIR \
  54                                 | SSCR1_SFRMDIR | SSCR1_RWOT | SSCR1_TRAIL \
  55                                 | SSCR1_IFS | SSCR1_STRF | SSCR1_EFWR \
  56                                 | SSCR1_RFT | SSCR1_TFT | SSCR1_MWDS \
  57                                 | SSCR1_SPH | SSCR1_SPO | SSCR1_LBM)
  58
  59 #define QUARK_X1000_SSCR1_CHANGE_MASK (QUARK_X1000_SSCR1_STRF   \
  60                                 | QUARK_X1000_SSCR1_EFWR        \
  61                                 | QUARK_X1000_SSCR1_RFT         \
  62                                 | QUARK_X1000_SSCR1_TFT         \
  63                                 | SSCR1_SPH | SSCR1_SPO | SSCR1_LBM)
  64
  65 #define LPSS_GENERAL_REG_RXTO_HOLDOFF_DISABLE   BIT(24)
  66 #define LPSS_CS_CONTROL_SW_MODE                 BIT(0)
  67 #define LPSS_CS_CONTROL_CS_HIGH                 BIT(1)
  68 #define LPSS_CAPS_CS_EN_SHIFT                   9
  69 #define LPSS_CAPS_CS_EN_MASK                    (0xf << LPSS_CAPS_CS_EN_SHIFT)
  70
  71 struct lpss_config {
  72         /* LPSS offset from drv_data->ioaddr */
  73         unsigned offset;
  74         /* Register offsets from drv_data->lpss_base or -1 */
  75         int reg_general;
  76         int reg_ssp;
  77         int reg_cs_ctrl;
  78         int reg_capabilities;
  79         /* FIFO thresholds */
  80         u32 rx_threshold;
  81         u32 tx_threshold_lo;
  82         u32 tx_threshold_hi;
  83         /* Chip select control */
  84         unsigned cs_sel_shift;
  85         unsigned cs_sel_mask;
  86         unsigned cs_num;
  87 };
  88
  89 /* Keep these sorted with enum pxa_ssp_type */
  90 static const struct lpss_config lpss_platforms[] = {
  91         {       /* LPSS_LPT_SSP */
  92                 .offset = 0x800,
  93                 .reg_general = 0x08,
  94                 .reg_ssp = 0x0c,
  95                 .reg_cs_ctrl = 0x18,
  96                 .reg_capabilities = -1,
  97                 .rx_threshold = 64,
  98                 .tx_threshold_lo = 160,
  99                 .tx_threshold_hi = 224,
 100         },
 101         {       /* LPSS_BYT_SSP */
 102                 .offset = 0x400,
 103                 .reg_general = 0x08,
 104                 .reg_ssp = 0x0c,
 105                 .reg_cs_ctrl = 0x18,
 106                 .reg_capabilities = -1,
 107                 .rx_threshold = 64,
 108                 .tx_threshold_lo = 160,
 109                 .tx_threshold_hi = 224,
 110         },
 111         {       /* LPSS_BSW_SSP */
 112                 .offset = 0x400,
 113                 .reg_general = 0x08,
 114                 .reg_ssp = 0x0c,
 115                 .reg_cs_ctrl = 0x18,
 116                 .reg_capabilities = -1,
 117                 .rx_threshold = 64,
 118                 .tx_threshold_lo = 160,
 119                 .tx_threshold_hi = 224,
 120                 .cs_sel_shift = 2,
 121                 .cs_sel_mask = 1 << 2,
 122                 .cs_num = 2,
 123         },
 124         {       /* LPSS_SPT_SSP */
 125                 .offset = 0x200,
 126                 .reg_general = -1,
 127                 .reg_ssp = 0x20,
 128                 .reg_cs_ctrl = 0x24,
 129                 .reg_capabilities = -1,
 130                 .rx_threshold = 1,
 131                 .tx_threshold_lo = 32,
 132                 .tx_threshold_hi = 56,
 133         },
 134         {       /* LPSS_BXT_SSP */
 135                 .offset = 0x200,
 136                 .reg_general = -1,
 137                 .reg_ssp = 0x20,
 138                 .reg_cs_ctrl = 0x24,
 139                 .reg_capabilities = 0xfc,
 140                 .rx_threshold = 1,
 141                 .tx_threshold_lo = 16,
 142                 .tx_threshold_hi = 48,
 143                 .cs_sel_shift = 8,
 144                 .cs_sel_mask = 3 << 8,
 145         },
 146 };
 147
 148 static inline const struct lpss_config
 149 *lpss_get_config(const struct driver_data *drv_data)
 150 {
 151         return &lpss_platforms[drv_data->ssp_type - LPSS_LPT_SSP];
 152 }
 153
 154 static bool is_lpss_ssp(const struct driver_data *drv_data)
 155 {
 156         switch (drv_data->ssp_type) {
 157         case LPSS_LPT_SSP:
 158         case LPSS_BYT_SSP:
 159         case LPSS_BSW_SSP:
 160         case LPSS_SPT_SSP:
 161         case LPSS_BXT_SSP:
 162                 return true;
 163         default:
 164                 return false;
 165         }
 166 }
 167
 168 static bool is_quark_x1000_ssp(const struct driver_data *drv_data)
 169 {
 170         return drv_data->ssp_type == QUARK_X1000_SSP;
 171 }
 172
 173 static u32 pxa2xx_spi_get_ssrc1_change_mask(const struct driver_data *drv_data)
 174 {
 175         switch (drv_data->ssp_type) {
 176         case QUARK_X1000_SSP:
 177                 return QUARK_X1000_SSCR1_CHANGE_MASK;
 178         default:
 179                 return SSCR1_CHANGE_MASK;
 180         }
 181 }
 182
 183 static u32
 184 pxa2xx_spi_get_rx_default_thre(const struct driver_data *drv_data)
 185 {
 186         switch (drv_data->ssp_type) {
 187         case QUARK_X1000_SSP:
 188                 return RX_THRESH_QUARK_X1000_DFLT;
 189         default:
 190                 return RX_THRESH_DFLT;
 191         }
 192 }
 193
 194 static bool pxa2xx_spi_txfifo_full(const struct driver_data *drv_data)
 195 {
 196         u32 mask;
 197
 198         switch (drv_data->ssp_type) {
 199         case QUARK_X1000_SSP:
 200                 mask = QUARK_X1000_SSSR_TFL_MASK;
 201                 break;
 202         default:
 203                 mask = SSSR_TFL_MASK;
 204                 break;
 205         }
 206
 207         return (pxa2xx_spi_read(drv_data, SSSR) & mask) == mask;
 208 }
 209
 210 static void pxa2xx_spi_clear_rx_thre(const struct driver_data *drv_data,
 211                                      u32 *sccr1_reg)
 212 {
 213         u32 mask;
 214
 215         switch (drv_data->ssp_type) {
 216         case QUARK_X1000_SSP:
 217                 mask = QUARK_X1000_SSCR1_RFT;
 218                 break;
 219         default:
 220                 mask = SSCR1_RFT;
 221                 break;
 222         }
 223         *sccr1_reg &= ~mask;
 224 }
 225
 226 static void pxa2xx_spi_set_rx_thre(const struct driver_data *drv_data,
 227                                    u32 *sccr1_reg, u32 threshold)
 228 {
 229         switch (drv_data->ssp_type) {
 230         case QUARK_X1000_SSP:
 231                 *sccr1_reg |= QUARK_X1000_SSCR1_RxTresh(threshold);
 232                 break;
 233         default:
 234                 *sccr1_reg |= SSCR1_RxTresh(threshold);
 235                 break;
 236         }
 237 }
 238
 239 static u32 pxa2xx_configure_sscr0(const struct driver_data *drv_data,
 240                                   u32 clk_div, u8 bits)
 241 {
 242         switch (drv_data->ssp_type) {
 243         case QUARK_X1000_SSP:
 244                 return clk_div
 245                         | QUARK_X1000_SSCR0_Motorola
 246                         | QUARK_X1000_SSCR0_DataSize(bits > 32 ? 8 : bits)
 247                         | SSCR0_SSE;
 248         default:
 249                 return clk_div
 250                         | SSCR0_Motorola
 251                         | SSCR0_DataSize(bits > 16 ? bits - 16 : bits)
 252                         | SSCR0_SSE
 253                         | (bits > 16 ? SSCR0_EDSS : 0);
 254         }
 255 }
 256
 257 /*
 258  * Read and write LPSS SSP private registers. Caller must first check that
 259  * is_lpss_ssp() returns true before these can be called.
 260  */
 261 static u32 __lpss_ssp_read_priv(struct driver_data *drv_data, unsigned offset)
 262 {
 263         WARN_ON(!drv_data->lpss_base);
 264         return readl(drv_data->lpss_base + offset);
 265 }
 266
 267 static void __lpss_ssp_write_priv(struct driver_data *drv_data,
 268                                   unsigned offset, u32 value)
 269 {
 270         WARN_ON(!drv_data->lpss_base);
 271         writel(value, drv_data->lpss_base + offset);
 272 }
 273
 274 /*
 275  * lpss_ssp_setup - perform LPSS SSP specific setup
 276  * @drv_data: pointer to the driver private data
 277  *
 278  * Perform LPSS SSP specific setup. This function must be called first if
 279  * one is going to use LPSS SSP private registers.
 280  */
 281 static void lpss_ssp_setup(struct driver_data *drv_data)
 282 {
 283         const struct lpss_config *config;
 284         u32 value;
 285
 286         config = lpss_get_config(drv_data);
 287         drv_data->lpss_base = drv_data->ioaddr + config->offset;
 288
 289         /* Enable software chip select control */
 290         value = __lpss_ssp_read_priv(drv_data, config->reg_cs_ctrl);
 291         value &= ~(LPSS_CS_CONTROL_SW_MODE | LPSS_CS_CONTROL_CS_HIGH);
 292         value |= LPSS_CS_CONTROL_SW_MODE | LPSS_CS_CONTROL_CS_HIGH;
 293         __lpss_ssp_write_priv(drv_data, config->reg_cs_ctrl, value);
 294
 295         /* Enable multiblock DMA transfers */
 296         if (drv_data->master_info->enable_dma) {
 297                 __lpss_ssp_write_priv(drv_data, config->reg_ssp, 1);
 298
 299                 if (config->reg_general >= 0) {
 300                         value = __lpss_ssp_read_priv(drv_data,
 301                                                      config->reg_general);
 302                         value |= LPSS_GENERAL_REG_RXTO_HOLDOFF_DISABLE;
 303                         __lpss_ssp_write_priv(drv_data,
 304                                               config->reg_general, value);
 305                 }
 306         }
 307 }
 308
 309 static void lpss_ssp_select_cs(struct driver_data *drv_data,
 310                                const struct lpss_config *config)
 311 {
 312         u32 value, cs;
 313
 314         if (!config->cs_sel_mask)
 315                 return;
 316
 317         value = __lpss_ssp_read_priv(drv_data, config->reg_cs_ctrl);
 318
 319         cs = drv_data->cur_msg->spi->chip_select;
 320         cs <<= config->cs_sel_shift;
 321         if (cs != (value & config->cs_sel_mask)) {
 322                 /*
 323                  * When switching another chip select output active the
 324                  * output must be selected first and wait 2 ssp_clk cycles
 325                  * before changing state to active. Otherwise a short
 326                  * glitch will occur on the previous chip select since
 327                  * output select is latched but state control is not.
 328                  */
 329                 value &= ~config->cs_sel_mask;
 330                 value |= cs;
 331                 __lpss_ssp_write_priv(drv_data,
 332                                       config->reg_cs_ctrl, value);
 333                 ndelay(1000000000 /
 334                        (drv_data->master->max_speed_hz / 2));
 335         }
 336 }
 337
 338 static void lpss_ssp_cs_control(struct driver_data *drv_data, bool enable)
 339 {
 340         const struct lpss_config *config;
 341         u32 value;
 342
 343         config = lpss_get_config(drv_data);
 344
 345         if (enable)
 346                 lpss_ssp_select_cs(drv_data, config);
 347
 348         value = __lpss_ssp_read_priv(drv_data, config->reg_cs_ctrl);
 349         if (enable)
 350                 value &= ~LPSS_CS_CONTROL_CS_HIGH;
 351         else
 352                 value |= LPSS_CS_CONTROL_CS_HIGH;
 353         __lpss_ssp_write_priv(drv_data, config->reg_cs_ctrl, value);
 354 }
 355
 356 static void cs_assert(struct driver_data *drv_data)
 357 {
 358         struct chip_data *chip = drv_data->cur_chip;
 359
 360         if (drv_data->ssp_type == CE4100_SSP) {
 361                 pxa2xx_spi_write(drv_data, SSSR, drv_data->cur_chip->frm);
 362                 return;
 363         }
 364
 365         if (chip->cs_control) {
 366                 chip->cs_control(PXA2XX_CS_ASSERT);
 367                 return;
 368         }
 369
 370         if (gpio_is_valid(chip->gpio_cs)) {
 371                 gpio_set_value(chip->gpio_cs, chip->gpio_cs_inverted);
 372                 return;
 373         }
 374
 375         if (is_lpss_ssp(drv_data))
 376                 lpss_ssp_cs_control(drv_data, true);
 377 }
 378
 379 static void cs_deassert(struct driver_data *drv_data)
 380 {
 381         struct chip_data *chip = drv_data->cur_chip;
 382
 383         if (drv_data->ssp_type == CE4100_SSP)
 384                 return;
 385
 386         if (chip->cs_control) {
 387                 chip->cs_control(PXA2XX_CS_DEASSERT);
 388                 return;
 389         }
 390
 391         if (gpio_is_valid(chip->gpio_cs)) {
 392                 gpio_set_value(chip->gpio_cs, !chip->gpio_cs_inverted);
 393                 return;
 394         }
 395
 396         if (is_lpss_ssp(drv_data))
 397                 lpss_ssp_cs_control(drv_data, false);
 398 }
 399
 400 int pxa2xx_spi_flush(struct driver_data *drv_data)
 401 {
 402         unsigned long limit = loops_per_jiffy << 1;
 403
 404         do {
 405                 while (pxa2xx_spi_read(drv_data, SSSR) & SSSR_RNE)
 406                         pxa2xx_spi_read(drv_data, SSDR);
 407         } while ((pxa2xx_spi_read(drv_data, SSSR) & SSSR_BSY) && --limit);
 408         write_SSSR_CS(drv_data, SSSR_ROR);
 409
 410         return limit;
 411 }
 412
 413 static int null_writer(struct driver_data *drv_data)
 414 {
 415         u8 n_bytes = drv_data->n_bytes;
 416
 417         if (pxa2xx_spi_txfifo_full(drv_data)
 418                 || (drv_data->tx == drv_data->tx_end))
 419                 return 0;
 420
 421         pxa2xx_spi_write(drv_data, SSDR, 0);
 422         drv_data->tx += n_bytes;
 423
 424         return 1;
 425 }
 426
 427 static int null_reader(struct driver_data *drv_data)
 428 {
 429         u8 n_bytes = drv_data->n_bytes;
 430
 431         while ((pxa2xx_spi_read(drv_data, SSSR) & SSSR_RNE)
 432                && (drv_data->rx < drv_data->rx_end)) {
 433                 pxa2xx_spi_read(drv_data, SSDR);
 434                 drv_data->rx += n_bytes;
 435         }
 436
 437         return drv_data->rx == drv_data->rx_end;
 438 }
 439
 440 static int u8_writer(struct driver_data *drv_data)
 441 {
 442         if (pxa2xx_spi_txfifo_full(drv_data)
 443                 || (drv_data->tx == drv_data->tx_end))
 444                 return 0;
 445
 446         pxa2xx_spi_write(drv_data, SSDR, *(u8 *)(drv_data->tx));
 447         ++drv_data->tx;
 448
 449         return 1;
 450 }
 451
 452 static int u8_reader(struct driver_data *drv_data)
 453 {
 454         while ((pxa2xx_spi_read(drv_data, SSSR) & SSSR_RNE)
 455                && (drv_data->rx < drv_data->rx_end)) {
 456                 *(u8 *)(drv_data->rx) = pxa2xx_spi_read(drv_data, SSDR);
 457                 ++drv_data->rx;
 458         }
 459
 460         return drv_data->rx == drv_data->rx_end;
 461 }
 462
 463 static int u16_writer(struct driver_data *drv_data)
 464 {
 465         if (pxa2xx_spi_txfifo_full(drv_data)
 466                 || (drv_data->tx == drv_data->tx_end))
 467                 return 0;
 468
 469         pxa2xx_spi_write(drv_data, SSDR, *(u16 *)(drv_data->tx));
 470         drv_data->tx += 2;
 471
 472         return 1;
 473 }
 474
 475 static int u16_reader(struct driver_data *drv_data)
 476 {
 477         while ((pxa2xx_spi_read(drv_data, SSSR) & SSSR_RNE)
 478                && (drv_data->rx < drv_data->rx_end)) {
 479                 *(u16 *)(drv_data->rx) = pxa2xx_spi_read(drv_data, SSDR);
 480                 drv_data->rx += 2;
 481         }
 482
 483         return drv_data->rx == drv_data->rx_end;
 484 }
 485
 486 static int u32_writer(struct driver_data *drv_data)
 487 {
 488         if (pxa2xx_spi_txfifo_full(drv_data)
 489                 || (drv_data->tx == drv_data->tx_end))
 490                 return 0;
 491
 492         pxa2xx_spi_write(drv_data, SSDR, *(u32 *)(drv_data->tx));
 493         drv_data->tx += 4;
 494
 495         return 1;
 496 }
 497
 498 static int u32_reader(struct driver_data *drv_data)
 499 {
 500         while ((pxa2xx_spi_read(drv_data, SSSR) & SSSR_RNE)
 501                && (drv_data->rx < drv_data->rx_end)) {
 502                 *(u32 *)(drv_data->rx) = pxa2xx_spi_read(drv_data, SSDR);
 503                 drv_data->rx += 4;
 504         }
 505
 506         return drv_data->rx == drv_data->rx_end;
 507 }
 508
 509 void *pxa2xx_spi_next_transfer(struct driver_data *drv_data)
 510 {
 511         struct spi_message *msg = drv_data->cur_msg;
 512         struct spi_transfer *trans = drv_data->cur_transfer;
 513
 514         /* Move to next transfer */
 515         if (trans->transfer_list.next != &msg->transfers) {
 516                 drv_data->cur_transfer =
 517                         list_entry(trans->transfer_list.next,
 518                                         struct spi_transfer,
 519                                         transfer_list);
 520                 return RUNNING_STATE;
 521         } else
 522                 return DONE_STATE;
 523 }
 524
 525 /* caller already set message->status; dma and pio irqs are blocked */
 526 static void giveback(struct driver_data *drv_data)
 527 {
 528         struct spi_transfer* last_transfer;
 529         struct spi_message *msg;
 530         unsigned long timeout;
 531
 532         msg = drv_data->cur_msg;
 533         drv_data->cur_msg = NULL;
 534         drv_data->cur_transfer = NULL;
 535
 536         last_transfer = list_last_entry(&msg->transfers, struct spi_transfer,
 537                                         transfer_list);
 538
 539         /* Delay if requested before any change in chip select */
 540         if (last_transfer->delay_usecs)
 541                 udelay(last_transfer->delay_usecs);
 542
 543         /* Wait until SSP becomes idle before deasserting the CS */
 544         timeout = jiffies + msecs_to_jiffies(10);
 545         while (pxa2xx_spi_read(drv_data, SSSR) & SSSR_BSY &&
 546                !time_after(jiffies, timeout))
 547                 cpu_relax();
 548
 549         /* Drop chip select UNLESS cs_change is true or we are returning
 550          * a message with an error, or next message is for another chip
 551          */
 552         if (!last_transfer->cs_change)
 553                 cs_deassert(drv_data);
 554         else {
 555                 struct spi_message *next_msg;
 556
 557                 /* Holding of cs was hinted, but we need to make sure
 558                  * the next message is for the same chip.  Don't waste
 559                  * time with the following tests unless this was hinted.
 560                  *
 561                  * We cannot postpone this until pump_messages, because
 562                  * after calling msg->complete (below) the driver that
 563                  * sent the current message could be unloaded, which
 564                  * could invalidate the cs_control() callback...
 565                  */
 566
 567                 /* get a pointer to the next message, if any */
 568                 next_msg = spi_get_next_queued_message(drv_data->master);
 569
 570                 /* see if the next and current messages point
 571                  * to the same chip
 572                  */
 573                 if ((next_msg && next_msg->spi != msg->spi) ||
 574                     msg->state == ERROR_STATE)
 575                         cs_deassert(drv_data);
 576         }
 577
 578         drv_data->cur_chip = NULL;
 579         spi_finalize_current_message(drv_data->master);
 580 }
 581
 582 static void reset_sccr1(struct driver_data *drv_data)
 583 {
 584         struct chip_data *chip = drv_data->cur_chip;
 585         u32 sccr1_reg;
 586
 587         sccr1_reg = pxa2xx_spi_read(drv_data, SSCR1) & ~drv_data->int_cr1;
 588         switch (drv_data->ssp_type) {
 589         case QUARK_X1000_SSP:
 590                 sccr1_reg &= ~QUARK_X1000_SSCR1_RFT;
 591                 break;
 592         default:
 593                 sccr1_reg &= ~SSCR1_RFT;
 594                 break;
 595         }
 596         sccr1_reg |= chip->threshold;
 597         pxa2xx_spi_write(drv_data, SSCR1, sccr1_reg);
 598 }
 599
 600 static void int_error_stop(struct driver_data *drv_data, const char* msg)
 601 {
 602         /* Stop and reset SSP */
 603         write_SSSR_CS(drv_data, drv_data->clear_sr);
 604         reset_sccr1(drv_data);
 605         if (!pxa25x_ssp_comp(drv_data))
 606                 pxa2xx_spi_write(drv_data, SSTO, 0);
 607         pxa2xx_spi_flush(drv_data);
 608         pxa2xx_spi_write(drv_data, SSCR0,
 609                          pxa2xx_spi_read(drv_data, SSCR0) & ~SSCR0_SSE);
 610
 611         dev_err(&drv_data->pdev->dev, "%s\n", msg);
 612
 613         drv_data->cur_msg->state = ERROR_STATE;
 614         tasklet_schedule(&drv_data->pump_transfers);
 615 }
 616
 617 static void int_transfer_complete(struct driver_data *drv_data)
 618 {
 619         /* Clear and disable interrupts */
 620         write_SSSR_CS(drv_data, drv_data->clear_sr);
 621         reset_sccr1(drv_data);
 622         if (!pxa25x_ssp_comp(drv_data))
 623                 pxa2xx_spi_write(drv_data, SSTO, 0);
 624
 625         /* Update total byte transferred return count actual bytes read */
 626         drv_data->cur_msg->actual_length += drv_data->len -
 627                                 (drv_data->rx_end - drv_data->rx);
 628
 629         /* Transfer delays and chip select release are
 630          * handled in pump_transfers or giveback
 631          */
 632
 633         /* Move to next transfer */
 634         drv_data->cur_msg->state = pxa2xx_spi_next_transfer(drv_data);
 635
 636         /* Schedule transfer tasklet */
 637         tasklet_schedule(&drv_data->pump_transfers);
 638 }
 639
 640 static irqreturn_t interrupt_transfer(struct driver_data *drv_data)
 641 {
 642         u32 irq_mask = (pxa2xx_spi_read(drv_data, SSCR1) & SSCR1_TIE) ?
 643                        drv_data->mask_sr : drv_data->mask_sr & ~SSSR_TFS;
 644
 645         u32 irq_status = pxa2xx_spi_read(drv_data, SSSR) & irq_mask;
 646
 647         if (irq_status & SSSR_ROR) {
 648                 int_error_stop(drv_data, "interrupt_transfer: fifo overrun");
 649                 return IRQ_HANDLED;
 650         }
 651
 652         if (irq_status & SSSR_TINT) {
 653                 pxa2xx_spi_write(drv_data, SSSR, SSSR_TINT);
 654                 if (drv_data->read(drv_data)) {
 655                         int_transfer_complete(drv_data);
 656                         return IRQ_HANDLED;
 657                 }
 658         }
 659
 660         /* Drain rx fifo, Fill tx fifo and prevent overruns */
 661         do {
 662                 if (drv_data->read(drv_data)) {
 663                         int_transfer_complete(drv_data);
 664                         return IRQ_HANDLED;
 665                 }
 666         } while (drv_data->write(drv_data));
 667
 668         if (drv_data->read(drv_data)) {
 669                 int_transfer_complete(drv_data);
 670                 return IRQ_HANDLED;
 671         }
 672
 673         if (drv_data->tx == drv_data->tx_end) {
 674                 u32 bytes_left;
 675                 u32 sccr1_reg;
 676
 677                 sccr1_reg = pxa2xx_spi_read(drv_data, SSCR1);
 678                 sccr1_reg &= ~SSCR1_TIE;
 679
 680                 /*
 681                  * PXA25x_SSP has no timeout, set up rx threshould for the
 682                  * remaining RX bytes.
 683                  */
 684                 if (pxa25x_ssp_comp(drv_data)) {
 685                         u32 rx_thre;
 686
 687                         pxa2xx_spi_clear_rx_thre(drv_data, &sccr1_reg);
 688
 689                         bytes_left = drv_data->rx_end - drv_data->rx;
 690                         switch (drv_data->n_bytes) {
 691                         case 4:
 692                                 bytes_left >>= 1;
 693                         case 2:
 694                                 bytes_left >>= 1;
 695                         }
 696
 697                         rx_thre = pxa2xx_spi_get_rx_default_thre(drv_data);
 698                         if (rx_thre > bytes_left)
 699                                 rx_thre = bytes_left;
 700
 701                         pxa2xx_spi_set_rx_thre(drv_data, &sccr1_reg, rx_thre);
 702                 }
 703                 pxa2xx_spi_write(drv_data, SSCR1, sccr1_reg);
 704         }
 705
 706         /* We did something */
 707         return IRQ_HANDLED;
 708 }
 709
 710 static irqreturn_t ssp_int(int irq, void *dev_id)
 711 {
 712         struct driver_data *drv_data = dev_id;
 713         u32 sccr1_reg;
 714         u32 mask = drv_data->mask_sr;
 715         u32 status;
 716
 717         /*
 718          * The IRQ might be shared with other peripherals so we must first
 719          * check that are we RPM suspended or not. If we are we assume that
 720          * the IRQ was not for us (we shouldn't be RPM suspended when the
 721          * interrupt is enabled).
 722          */
 723         if (pm_runtime_suspended(&drv_data->pdev->dev))
 724                 return IRQ_NONE;
 725
 726         /*
 727          * If the device is not yet in RPM suspended state and we get an
 728          * interrupt that is meant for another device, check if status bits
 729          * are all set to one. That means that the device is already
 730          * powered off.
 731          */
 732         status = pxa2xx_spi_read(drv_data, SSSR);
 733         if (status == ~0)
 734                 return IRQ_NONE;
 735
 736         sccr1_reg = pxa2xx_spi_read(drv_data, SSCR1);
 737
 738         /* Ignore possible writes if we don't need to write */
 739         if (!(sccr1_reg & SSCR1_TIE))
 740                 mask &= ~SSSR_TFS;
 741
 742         /* Ignore RX timeout interrupt if it is disabled */
 743         if (!(sccr1_reg & SSCR1_TINTE))
 744                 mask &= ~SSSR_TINT;
 745
 746         if (!(status & mask))
 747                 return IRQ_NONE;
 748
 749         if (!drv_data->cur_msg) {
 750
 751                 pxa2xx_spi_write(drv_data, SSCR0,
 752                                  pxa2xx_spi_read(drv_data, SSCR0)
 753                                  & ~SSCR0_SSE);
 754                 pxa2xx_spi_write(drv_data, SSCR1,
 755                                  pxa2xx_spi_read(drv_data, SSCR1)
 756                                  & ~drv_data->int_cr1);
 757                 if (!pxa25x_ssp_comp(drv_data))
 758                         pxa2xx_spi_write(drv_data, SSTO, 0);
 759                 write_SSSR_CS(drv_data, drv_data->clear_sr);
 760
 761                 dev_err(&drv_data->pdev->dev,
 762                         "bad message state in interrupt handler\n");
 763
 764                 /* Never fail */
 765                 return IRQ_HANDLED;
 766         }
 767
 768         return drv_data->transfer_handler(drv_data);
 769 }
 770
 771 /*
 772  * The Quark SPI has an additional 24 bit register (DDS_CLK_RATE) to multiply
 773  * input frequency by fractions of 2^24. It also has a divider by 5.
 774  *
 775  * There are formulas to get baud rate value for given input frequency and
 776  * divider parameters, such as DDS_CLK_RATE and SCR:
 777  *
 778  * Fsys = 200MHz
 779  *
 780  * Fssp = Fsys * DDS_CLK_RATE / 2^24                    (1)
 781  * Baud rate = Fsclk = Fssp / (2 * (SCR + 1))           (2)
 782  *
 783  * DDS_CLK_RATE either 2^n or 2^n / 5.
 784  * SCR is in range 0 .. 255
 785  *
 786  * Divisor = 5^i * 2^j * 2 * k
 787  *       i = [0, 1]      i = 1 iff j = 0 or j > 3
 788  *       j = [0, 23]     j = 0 iff i = 1
 789  *       k = [1, 256]
 790  * Special case: j = 0, i = 1: Divisor = 2 / 5
 791  *
 792  * Accordingly to the specification the recommended values for DDS_CLK_RATE
 793  * are:
 794  *      Case 1:         2^n, n = [0, 23]
 795  *      Case 2:         2^24 * 2 / 5 (0x666666)
 796  *      Case 3:         less than or equal to 2^24 / 5 / 16 (0x33333)
 797  *
 798  * In all cases the lowest possible value is better.
 799  *
 800  * The function calculates parameters for all cases and chooses the one closest
 801  * to the asked baud rate.
 802  */
 803 static unsigned int quark_x1000_get_clk_div(int rate, u32 *dds)
 804 {
 805         unsigned long xtal = 200000000;
 806         unsigned long fref = xtal / 2;          /* mandatory division by 2,
 807                                                    see (2) */
 808                                                 /* case 3 */
 809         unsigned long fref1 = fref / 2;         /* case 1 */
 810         unsigned long fref2 = fref * 2 / 5;     /* case 2 */
 811         unsigned long scale;
 812         unsigned long q, q1, q2;
 813         long r, r1, r2;
 814         u32 mul;
 815
 816         /* Case 1 */
 817
 818         /* Set initial value for DDS_CLK_RATE */
 819         mul = (1 << 24) >> 1;
 820
 821         /* Calculate initial quot */
 822         q1 = DIV_ROUND_UP(fref1, rate);
 823
 824         /* Scale q1 if it's too big */
 825         if (q1 > 256) {
 826                 /* Scale q1 to range [1, 512] */
 827                 scale = fls_long(q1 - 1);
 828                 if (scale > 9) {
 829                         q1 >>= scale - 9;
 830                         mul >>= scale - 9;
 831                 }
 832
 833                 /* Round the result if we have a remainder */
 834                 q1 += q1 & 1;
 835         }
 836
 837         /* Decrease DDS_CLK_RATE as much as we can without loss in precision */
 838         scale = __ffs(q1);
 839         q1 >>= scale;
 840         mul >>= scale;
 841
 842         /* Get the remainder */
 843         r1 = abs(fref1 / (1 << (24 - fls_long(mul))) / q1 - rate);
 844
 845         /* Case 2 */
 846
 847         q2 = DIV_ROUND_UP(fref2, rate);
 848         r2 = abs(fref2 / q2 - rate);
 849
 850         /*
 851          * Choose the best between two: less remainder we have the better. We
 852          * can't go case 2 if q2 is greater than 256 since SCR register can
 853          * hold only values 0 .. 255.
 854          */
 855         if (r2 >= r1 || q2 > 256) {
 856                 /* case 1 is better */
 857                 r = r1;
 858                 q = q1;
 859         } else {
 860                 /* case 2 is better */
 861                 r = r2;
 862                 q = q2;
 863                 mul = (1 << 24) * 2 / 5;
 864         }
 865
 866         /* Check case 3 only if the divisor is big enough */
 867         if (fref / rate >= 80) {
 868                 u64 fssp;
 869                 u32 m;
 870
 871                 /* Calculate initial quot */
 872                 q1 = DIV_ROUND_UP(fref, rate);
 873                 m = (1 << 24) / q1;
 874
 875                 /* Get the remainder */
 876                 fssp = (u64)fref * m;
 877                 do_div(fssp, 1 << 24);
 878                 r1 = abs(fssp - rate);
 879
 880                 /* Choose this one if it suits better */
 881                 if (r1 < r) {
 882                         /* case 3 is better */
 883                         q = 1;
 884                         mul = m;
 885                 }
 886         }
 887
 888         *dds = mul;
 889         return q - 1;
 890 }
 891
 892 static unsigned int ssp_get_clk_div(struct driver_data *drv_data, int rate)
 893 {
 894         unsigned long ssp_clk = drv_data->master->max_speed_hz;
 895         const struct ssp_device *ssp = drv_data->ssp;
 896
 897         rate = min_t(int, ssp_clk, rate);
 898
 899         if (ssp->type == PXA25x_SSP || ssp->type == CE4100_SSP)
 900                 return (ssp_clk / (2 * rate) - 1) & 0xff;
 901         else
 902                 return (ssp_clk / rate - 1) & 0xfff;
 903 }
 904
 905 static unsigned int pxa2xx_ssp_get_clk_div(struct driver_data *drv_data,
 906                                            int rate)
 907 {
 908         struct chip_data *chip = drv_data->cur_chip;
 909         unsigned int clk_div;
 910
 911         switch (drv_data->ssp_type) {
 912         case QUARK_X1000_SSP:
 913                 clk_div = quark_x1000_get_clk_div(rate, &chip->dds_rate);
 914                 break;
 915         default:
 916                 clk_div = ssp_get_clk_div(drv_data, rate);
 917                 break;
 918         }
 919         return clk_div << 8;
 920 }
 921
 922 static void pump_transfers(unsigned long data)
 923 {
 924         struct driver_data *drv_data = (struct driver_data *)data;
 925         struct spi_message *message = NULL;
 926         struct spi_transfer *transfer = NULL;
 927         struct spi_transfer *previous = NULL;
 928         struct chip_data *chip = NULL;
 929         u32 clk_div = 0;
 930         u8 bits = 0;
 931         u32 speed = 0;
 932         u32 cr0;
 933         u32 cr1;
 934         u32 dma_thresh = drv_data->cur_chip->dma_threshold;
 935         u32 dma_burst = drv_data->cur_chip->dma_burst_size;
 936         u32 change_mask = pxa2xx_spi_get_ssrc1_change_mask(drv_data);
 937         int err;
 938
 939         /* Get current state information */
 940         message = drv_data->cur_msg;
 941         transfer = drv_data->cur_transfer;
 942         chip = drv_data->cur_chip;
 943
 944         /* Handle for abort */
 945         if (message->state == ERROR_STATE) {
 946                 message->status = -EIO;
 947                 giveback(drv_data);
 948                 return;
 949         }
 950
 951         /* Handle end of message */
 952         if (message->state == DONE_STATE) {
 953                 message->status = 0;
 954                 giveback(drv_data);
 955                 return;
 956         }
 957
 958         /* Delay if requested at end of transfer before CS change */
 959         if (message->state == RUNNING_STATE) {
 960                 previous = list_entry(transfer->transfer_list.prev,
 961                                         struct spi_transfer,
 962                                         transfer_list);
 963                 if (previous->delay_usecs)
 964                         udelay(previous->delay_usecs);
 965
 966                 /* Drop chip select only if cs_change is requested */
 967                 if (previous->cs_change)
 968                         cs_deassert(drv_data);
 969         }
 970
 971         /* Check if we can DMA this transfer */
 972         if (!pxa2xx_spi_dma_is_possible(transfer->len) && chip->enable_dma) {
 973
 974                 /* reject already-mapped transfers; PIO won't always work */
 975                 if (message->is_dma_mapped
 976                                 || transfer->rx_dma || transfer->tx_dma) {
 977                         dev_err(&drv_data->pdev->dev,
 978                                 "pump_transfers: mapped transfer length of "
 979                                 "%u is greater than %d\n",
 980                                 transfer->len, MAX_DMA_LEN);
 981                         message->status = -EINVAL;
 982                         giveback(drv_data);
 983                         return;
 984                 }
 985
 986                 /* warn ... we force this to PIO mode */
 987                 dev_warn_ratelimited(&message->spi->dev,
 988                                      "pump_transfers: DMA disabled for transfer length %ld "
 989                                      "greater than %d\n",
 990                                      (long)drv_data->len, MAX_DMA_LEN);
 991         }
 992
 993         /* Setup the transfer state based on the type of transfer */
 994         if (pxa2xx_spi_flush(drv_data) == 0) {
 995                 dev_err(&drv_data->pdev->dev, "pump_transfers: flush failed\n");
 996                 message->status = -EIO;
 997                 giveback(drv_data);
 998                 return;
 999         }
1000         drv_data->n_bytes = chip->n_bytes;
1001         drv_data->tx = (void *)transfer->tx_buf;
1002         drv_data->tx_end = drv_data->tx + transfer->len;
1003         drv_data->rx = transfer->rx_buf;
1004         drv_data->rx_end = drv_data->rx + transfer->len;
1005         drv_data->len = transfer->len;
1006         drv_data->write = drv_data->tx ? chip->write : null_writer;
1007         drv_data->read = drv_data->rx ? chip->read : null_reader;
1008
1009         /* Change speed and bit per word on a per transfer */
1010         bits = transfer->bits_per_word;
1011         speed = transfer->speed_hz;
1012
1013         clk_div = pxa2xx_ssp_get_clk_div(drv_data, speed);
1014
1015         if (bits <= 8) {
1016                 drv_data->n_bytes = 1;
1017                 drv_data->read = drv_data->read != null_reader ?
1018                                         u8_reader : null_reader;
1019                 drv_data->write = drv_data->write != null_writer ?
1020                                         u8_writer : null_writer;
1021         } else if (bits <= 16) {
1022                 drv_data->n_bytes = 2;
1023                 drv_data->read = drv_data->read != null_reader ?
1024                                         u16_reader : null_reader;
1025                 drv_data->write = drv_data->write != null_writer ?
1026                                         u16_writer : null_writer;
1027         } else if (bits <= 32) {
1028                 drv_data->n_bytes = 4;
1029                 drv_data->read = drv_data->read != null_reader ?
1030                                         u32_reader : null_reader;
1031                 drv_data->write = drv_data->write != null_writer ?
1032                                         u32_writer : null_writer;
1033         }
1034         /*
1035          * if bits/word is changed in dma mode, then must check the
1036          * thresholds and burst also
1037          */
1038         if (chip->enable_dma) {
1039                 if (pxa2xx_spi_set_dma_burst_and_threshold(chip,
1040                                                 message->spi,
1041                                                 bits, &dma_burst,
1042                                                 &dma_thresh))
1043                         dev_warn_ratelimited(&message->spi->dev,
1044                                              "pump_transfers: DMA burst size reduced to match bits_per_word\n");
1045         }
1046
1047         message->state = RUNNING_STATE;
1048
1049         drv_data->dma_mapped = 0;
1050         if (pxa2xx_spi_dma_is_possible(drv_data->len))
1051                 drv_data->dma_mapped = pxa2xx_spi_map_dma_buffers(drv_data);
1052         if (drv_data->dma_mapped) {
1053
1054                 /* Ensure we have the correct interrupt handler */
1055                 drv_data->transfer_handler = pxa2xx_spi_dma_transfer;
1056
1057                 err = pxa2xx_spi_dma_prepare(drv_data, dma_burst);
1058                 if (err) {
1059                         message->status = err;
1060                         giveback(drv_data);
1061                         return;
1062                 }
1063
1064                 /* Clear status and start DMA engine */
1065                 cr1 = chip->cr1 | dma_thresh | drv_data->dma_cr1;
1066                 pxa2xx_spi_write(drv_data, SSSR, drv_data->clear_sr);
1067
1068                 pxa2xx_spi_dma_start(drv_data);
1069         } else {
1070                 /* Ensure we have the correct interrupt handler */
1071                 drv_data->transfer_handler = interrupt_transfer;
1072
1073                 /* Clear status  */
1074                 cr1 = chip->cr1 | chip->threshold | drv_data->int_cr1;
1075                 write_SSSR_CS(drv_data, drv_data->clear_sr);
1076         }
1077
1078         /* NOTE:  PXA25x_SSP _could_ use external clocking ... */
1079         cr0 = pxa2xx_configure_sscr0(drv_data, clk_div, bits);
1080         if (!pxa25x_ssp_comp(drv_data))
1081                 dev_dbg(&message->spi->dev, "%u Hz actual, %s\n",
1082                         drv_data->master->max_speed_hz
1083                                 / (1 + ((cr0 & SSCR0_SCR(0xfff)) >> 8)),
1084                         drv_data->dma_mapped ? "DMA" : "PIO");
1085         else
1086                 dev_dbg(&message->spi->dev, "%u Hz actual, %s\n",
1087                         drv_data->master->max_speed_hz / 2
1088                                 / (1 + ((cr0 & SSCR0_SCR(0x0ff)) >> 8)),
1089                         drv_data->dma_mapped ? "DMA" : "PIO");
1090
1091         if (is_lpss_ssp(drv_data)) {
1092                 if ((pxa2xx_spi_read(drv_data, SSIRF) & 0xff)
1093                     != chip->lpss_rx_threshold)
1094                         pxa2xx_spi_write(drv_data, SSIRF,
1095                                          chip->lpss_rx_threshold);
1096                 if ((pxa2xx_spi_read(drv_data, SSITF) & 0xffff)
1097                     != chip->lpss_tx_threshold)
1098                         pxa2xx_spi_write(drv_data, SSITF,
1099                                          chip->lpss_tx_threshold);
1100         }
1101
1102         if (is_quark_x1000_ssp(drv_data) &&
1103             (pxa2xx_spi_read(drv_data, DDS_RATE) != chip->dds_rate))
1104                 pxa2xx_spi_write(drv_data, DDS_RATE, chip->dds_rate);
1105
1106         /* see if we need to reload the config registers */
1107         if ((pxa2xx_spi_read(drv_data, SSCR0) != cr0)
1108             || (pxa2xx_spi_read(drv_data, SSCR1) & change_mask)
1109             != (cr1 & change_mask)) {
1110                 /* stop the SSP, and update the other bits */
1111                 pxa2xx_spi_write(drv_data, SSCR0, cr0 & ~SSCR0_SSE);
1112                 if (!pxa25x_ssp_comp(drv_data))
1113                         pxa2xx_spi_write(drv_data, SSTO, chip->timeout);
1114                 /* first set CR1 without interrupt and service enables */
1115                 pxa2xx_spi_write(drv_data, SSCR1, cr1 & change_mask);
1116                 /* restart the SSP */
1117                 pxa2xx_spi_write(drv_data, SSCR0, cr0);
1118
1119         } else {
1120                 if (!pxa25x_ssp_comp(drv_data))
1121                         pxa2xx_spi_write(drv_data, SSTO, chip->timeout);
1122         }
1123
1124         cs_assert(drv_data);
1125
1126         /* after chip select, release the data by enabling service
1127          * requests and interrupts, without changing any mode bits */
1128         pxa2xx_spi_write(drv_data, SSCR1, cr1);
1129 }
1130
1131 static int pxa2xx_spi_transfer_one_message(struct spi_master *master,
1132                                            struct spi_message *msg)
1133 {
1134         struct driver_data *drv_data = spi_master_get_devdata(master);
1135
1136         drv_data->cur_msg = msg;
1137         /* Initial message state*/
1138         drv_data->cur_msg->state = START_STATE;
1139         drv_data->cur_transfer = list_entry(drv_data->cur_msg->transfers.next,
1140                                                 struct spi_transfer,
1141                                                 transfer_list);
1142
1143         /* prepare to setup the SSP, in pump_transfers, using the per
1144          * chip configuration */
1145         drv_data->cur_chip = spi_get_ctldata(drv_data->cur_msg->spi);
1146
1147         /* Mark as busy and launch transfers */
1148         tasklet_schedule(&drv_data->pump_transfers);
1149         return 0;
1150 }
1151
1152 static int pxa2xx_spi_unprepare_transfer(struct spi_master *master)
1153 {
1154         struct driver_data *drv_data = spi_master_get_devdata(master);
1155
1156         /* Disable the SSP now */
1157         pxa2xx_spi_write(drv_data, SSCR0,
1158                          pxa2xx_spi_read(drv_data, SSCR0) & ~SSCR0_SSE);
1159
1160         return 0;
1161 }
1162
1163 static int setup_cs(struct spi_device *spi, struct chip_data *chip,
1164                     struct pxa2xx_spi_chip *chip_info)
1165 {
1166         int err = 0;
1167
1168         if (chip == NULL || chip_info == NULL)
1169                 return 0;
1170
1171         /* NOTE: setup() can be called multiple times, possibly with
1172          * different chip_info, release previously requested GPIO
1173          */
1174         if (gpio_is_valid(chip->gpio_cs))
1175                 gpio_free(chip->gpio_cs);
1176
1177         /* If (*cs_control) is provided, ignore GPIO chip select */
1178         if (chip_info->cs_control) {
1179                 chip->cs_control = chip_info->cs_control;
1180                 return 0;
1181         }
1182
1183         if (gpio_is_valid(chip_info->gpio_cs)) {
1184                 err = gpio_request(chip_info->gpio_cs, "SPI_CS");
1185                 if (err) {
1186                         dev_err(&spi->dev, "failed to request chip select GPIO%d\n",
1187                                 chip_info->gpio_cs);
1188                         return err;
1189                 }
1190
1191                 chip->gpio_cs = chip_info->gpio_cs;
1192                 chip->gpio_cs_inverted = spi->mode & SPI_CS_HIGH;
1193
1194                 err = gpio_direction_output(chip->gpio_cs,
1195                                         !chip->gpio_cs_inverted);
1196         }
1197
1198         return err;
1199 }
1200
1201 static int setup(struct spi_device *spi)
1202 {
1203         struct pxa2xx_spi_chip *chip_info = NULL;
1204         struct chip_data *chip;
1205         const struct lpss_config *config;
1206         struct driver_data *drv_data = spi_master_get_devdata(spi->master);
1207         uint tx_thres, tx_hi_thres, rx_thres;
1208
1209         switch (drv_data->ssp_type) {
1210         case QUARK_X1000_SSP:
1211                 tx_thres = TX_THRESH_QUARK_X1000_DFLT;
1212                 tx_hi_thres = 0;
1213                 rx_thres = RX_THRESH_QUARK_X1000_DFLT;
1214                 break;
1215         case LPSS_LPT_SSP:
1216         case LPSS_BYT_SSP:
1217         case LPSS_BSW_SSP:
1218         case LPSS_SPT_SSP:
1219         case LPSS_BXT_SSP:
1220                 config = lpss_get_config(drv_data);
1221                 tx_thres = config->tx_threshold_lo;
1222                 tx_hi_thres = config->tx_threshold_hi;
1223                 rx_thres = config->rx_threshold;
1224                 break;
1225         default:
1226                 tx_thres = TX_THRESH_DFLT;
1227                 tx_hi_thres = 0;
1228                 rx_thres = RX_THRESH_DFLT;
1229                 break;
1230         }
1231
1232         /* Only alloc on first setup */
1233         chip = spi_get_ctldata(spi);
1234         if (!chip) {
1235                 chip = kzalloc(sizeof(struct chip_data), GFP_KERNEL);
1236                 if (!chip)
1237                         return -ENOMEM;
1238
1239                 if (drv_data->ssp_type == CE4100_SSP) {
1240                         if (spi->chip_select > 4) {
1241                                 dev_err(&spi->dev,
1242                                         "failed setup: cs number must not be > 4.\n");
1243                                 kfree(chip);
1244                                 return -EINVAL;
1245                         }
1246
1247                         chip->frm = spi->chip_select;
1248                 } else
1249                         chip->gpio_cs = -1;
1250                 chip->enable_dma = 0;
1251                 chip->timeout = TIMOUT_DFLT;
1252         }
1253
1254         /* protocol drivers may change the chip settings, so...
1255          * if chip_info exists, use it */
1256         chip_info = spi->controller_data;
1257
1258         /* chip_info isn't always needed */
1259         chip->cr1 = 0;
1260         if (chip_info) {
1261                 if (chip_info->timeout)
1262                         chip->timeout = chip_info->timeout;
1263                 if (chip_info->tx_threshold)
1264                         tx_thres = chip_info->tx_threshold;
1265                 if (chip_info->tx_hi_threshold)
1266                         tx_hi_thres = chip_info->tx_hi_threshold;
1267                 if (chip_info->rx_threshold)
1268                         rx_thres = chip_info->rx_threshold;
1269                 chip->enable_dma = drv_data->master_info->enable_dma;
1270                 chip->dma_threshold = 0;
1271                 if (chip_info->enable_loopback)
1272                         chip->cr1 = SSCR1_LBM;
1273         } else if (ACPI_HANDLE(&spi->dev)) {
1274                 /*
1275                  * Slave devices enumerated from ACPI namespace don't
1276                  * usually have chip_info but we still might want to use
1277                  * DMA with them.
1278                  */
1279                 chip->enable_dma = drv_data->master_info->enable_dma;
1280         }
1281
1282         chip->lpss_rx_threshold = SSIRF_RxThresh(rx_thres);
1283         chip->lpss_tx_threshold = SSITF_TxLoThresh(tx_thres)
1284                                 | SSITF_TxHiThresh(tx_hi_thres);
1285
1286         /* set dma burst and threshold outside of chip_info path so that if
1287          * chip_info goes away after setting chip->enable_dma, the
1288          * burst and threshold can still respond to changes in bits_per_word */
1289         if (chip->enable_dma) {
1290                 /* set up legal burst and threshold for dma */
1291                 if (pxa2xx_spi_set_dma_burst_and_threshold(chip, spi,
1292                                                 spi->bits_per_word,
1293                                                 &chip->dma_burst_size,
1294                                                 &chip->dma_threshold)) {
1295                         dev_warn(&spi->dev,
1296                                  "in setup: DMA burst size reduced to match bits_per_word\n");
1297                 }
1298         }
1299
1300         switch (drv_data->ssp_type) {
1301         case QUARK_X1000_SSP:
1302                 chip->threshold = (QUARK_X1000_SSCR1_RxTresh(rx_thres)
1303                                    & QUARK_X1000_SSCR1_RFT)
1304                                    | (QUARK_X1000_SSCR1_TxTresh(tx_thres)
1305                                    & QUARK_X1000_SSCR1_TFT);
1306                 break;
1307         default:
1308                 chip->threshold = (SSCR1_RxTresh(rx_thres) & SSCR1_RFT) |
1309                         (SSCR1_TxTresh(tx_thres) & SSCR1_TFT);
1310                 break;
1311         }
1312
1313         chip->cr1 &= ~(SSCR1_SPO | SSCR1_SPH);
1314         chip->cr1 |= (((spi->mode & SPI_CPHA) != 0) ? SSCR1_SPH : 0)
1315                         | (((spi->mode & SPI_CPOL) != 0) ? SSCR1_SPO : 0);
1316
1317         if (spi->mode & SPI_LOOP)
1318                 chip->cr1 |= SSCR1_LBM;
1319
1320         if (spi->bits_per_word <= 8) {
1321                 chip->n_bytes = 1;
1322                 chip->read = u8_reader;
1323                 chip->write = u8_writer;
1324         } else if (spi->bits_per_word <= 16) {
1325                 chip->n_bytes = 2;
1326                 chip->read = u16_reader;
1327                 chip->write = u16_writer;
1328         } else if (spi->bits_per_word <= 32) {
1329                 chip->n_bytes = 4;
1330                 chip->read = u32_reader;
1331                 chip->write = u32_writer;
1332         }
1333
1334         spi_set_ctldata(spi, chip);
1335
1336         if (drv_data->ssp_type == CE4100_SSP)
1337                 return 0;
1338
1339         return setup_cs(spi, chip, chip_info);
1340 }
1341
1342 static void cleanup(struct spi_device *spi)
1343 {
1344         struct chip_data *chip = spi_get_ctldata(spi);
1345         struct driver_data *drv_data = spi_master_get_devdata(spi->master);
1346
1347         if (!chip)
1348                 return;
1349
1350         if (drv_data->ssp_type != CE4100_SSP && gpio_is_valid(chip->gpio_cs))
1351                 gpio_free(chip->gpio_cs);
1352
1353         kfree(chip);
1354 }
1355
1356 #ifdef CONFIG_PCI
1357 #ifdef CONFIG_ACPI
1358
1359 static const struct acpi_device_id pxa2xx_spi_acpi_match[] = {
1360         { "INT33C0", LPSS_LPT_SSP },
1361         { "INT33C1", LPSS_LPT_SSP },
1362         { "INT3430", LPSS_LPT_SSP },
1363         { "INT3431", LPSS_LPT_SSP },
1364         { "80860F0E", LPSS_BYT_SSP },
1365         { "8086228E", LPSS_BSW_SSP },
1366         { },
1367 };
1368 MODULE_DEVICE_TABLE(acpi, pxa2xx_spi_acpi_match);
1369
1370 static int pxa2xx_spi_get_port_id(struct acpi_device *adev)
1371 {
1372         unsigned int devid;
1373         int port_id = -1;
1374
1375         if (adev && adev->pnp.unique_id &&
1376             !kstrtouint(adev->pnp.unique_id, 0, &devid))
1377                 port_id = devid;
1378         return port_id;
1379 }
1380 #else /* !CONFIG_ACPI */
1381 static int pxa2xx_spi_get_port_id(struct acpi_device *adev)
1382 {
1383         return -1;
1384 }
1385 #endif
1386
1387 /*
1388  * PCI IDs of compound devices that integrate both host controller and private
1389  * integrated DMA engine. Please note these are not used in module
1390  * autoloading and probing in this module but matching the LPSS SSP type.
1391  */
1392 static const struct pci_device_id pxa2xx_spi_pci_compound_match[] = {
1393         /* SPT-LP */
1394         { PCI_VDEVICE(INTEL, 0x9d29), LPSS_SPT_SSP },
1395         { PCI_VDEVICE(INTEL, 0x9d2a), LPSS_SPT_SSP },
1396         /* SPT-H */
1397         { PCI_VDEVICE(INTEL, 0xa129), LPSS_SPT_SSP },
1398         { PCI_VDEVICE(INTEL, 0xa12a), LPSS_SPT_SSP },
1399         /* BXT A-Step */
1400         { PCI_VDEVICE(INTEL, 0x0ac2), LPSS_BXT_SSP },
1401         { PCI_VDEVICE(INTEL, 0x0ac4), LPSS_BXT_SSP },
1402         { PCI_VDEVICE(INTEL, 0x0ac6), LPSS_BXT_SSP },
1403         /* BXT B-Step */
1404         { PCI_VDEVICE(INTEL, 0x1ac2), LPSS_BXT_SSP },
1405         { PCI_VDEVICE(INTEL, 0x1ac4), LPSS_BXT_SSP },
1406         { PCI_VDEVICE(INTEL, 0x1ac6), LPSS_BXT_SSP },
1407         /* APL */
1408         { PCI_VDEVICE(INTEL, 0x5ac2), LPSS_BXT_SSP },
1409         { PCI_VDEVICE(INTEL, 0x5ac4), LPSS_BXT_SSP },
1410         { PCI_VDEVICE(INTEL, 0x5ac6), LPSS_BXT_SSP },
1411         { },
1412 };
1413
1414 static bool pxa2xx_spi_idma_filter(struct dma_chan *chan, void *param)
1415 {
1416         struct device *dev = param;
1417
1418         if (dev != chan->device->dev->parent)
1419                 return false;
1420
1421         return true;
1422 }
1423
1424 static struct pxa2xx_spi_master *
1425 pxa2xx_spi_init_pdata(struct platform_device *pdev)
1426 {
1427         struct pxa2xx_spi_master *pdata;
1428         struct acpi_device *adev;
1429         struct ssp_device *ssp;
1430         struct resource *res;
1431         const struct acpi_device_id *adev_id = NULL;
1432         const struct pci_device_id *pcidev_id = NULL;
1433         int type;
1434
1435         adev = ACPI_COMPANION(&pdev->dev);
1436
1437         if (dev_is_pci(pdev->dev.parent))
1438                 pcidev_id = pci_match_id(pxa2xx_spi_pci_compound_match,
1439                                          to_pci_dev(pdev->dev.parent));
1440         else if (adev)
1441                 adev_id = acpi_match_device(pdev->dev.driver->acpi_match_table,
1442                                             &pdev->dev);
1443         else
1444                 return NULL;
1445
1446         if (adev_id)
1447                 type = (int)adev_id->driver_data;
1448         else if (pcidev_id)
1449                 type = (int)pcidev_id->driver_data;
1450         else
1451                 return NULL;
1452
1453         pdata = devm_kzalloc(&pdev->dev, sizeof(*pdata), GFP_KERNEL);
1454         if (!pdata)
1455                 return NULL;
1456
1457         res = platform_get_resource(pdev, IORESOURCE_MEM, 0);
1458         if (!res)
1459                 return NULL;
1460
1461         ssp = &pdata->ssp;
1462
1463         ssp->phys_base = res->start;
1464         ssp->mmio_base = devm_ioremap_resource(&pdev->dev, res);
1465         if (IS_ERR(ssp->mmio_base))
1466                 return NULL;
1467
1468         if (pcidev_id) {
1469                 pdata->tx_param = pdev->dev.parent;
1470                 pdata->rx_param = pdev->dev.parent;
1471                 pdata->dma_filter = pxa2xx_spi_idma_filter;
1472         }
1473
1474         ssp->clk = devm_clk_get(&pdev->dev, NULL);
1475         ssp->irq = platform_get_irq(pdev, 0);
1476         ssp->type = type;
1477         ssp->pdev = pdev;
1478         ssp->port_id = pxa2xx_spi_get_port_id(adev);
1479
1480         pdata->num_chipselect = 1;
1481         pdata->enable_dma = true;
1482
1483         return pdata;
1484 }
1485
1486 #else /* !CONFIG_PCI */
1487 static inline struct pxa2xx_spi_master *
1488 pxa2xx_spi_init_pdata(struct platform_device *pdev)
1489 {
1490         return NULL;
1491 }
1492 #endif
1493
1494 static int pxa2xx_spi_fw_translate_cs(struct spi_master *master, unsigned cs)
1495 {
1496         struct driver_data *drv_data = spi_master_get_devdata(master);
1497
1498         if (has_acpi_companion(&drv_data->pdev->dev)) {
1499                 switch (drv_data->ssp_type) {
1500                 /*
1501                  * For Atoms the ACPI DeviceSelection used by the Windows
1502                  * driver starts from 1 instead of 0 so translate it here
1503                  * to match what Linux expects.
1504                  */
1505                 case LPSS_BYT_SSP:
1506                 case LPSS_BSW_SSP:
1507                         return cs - 1;
1508
1509                 default:
1510                         break;
1511                 }
1512         }
1513
1514         return cs;
1515 }
1516
1517 static int pxa2xx_spi_probe(struct platform_device *pdev)
1518 {
1519         struct device *dev = &pdev->dev;
1520         struct pxa2xx_spi_master *platform_info;
1521         struct spi_master *master;
1522         struct driver_data *drv_data;
1523         struct ssp_device *ssp;
1524         const struct lpss_config *config;
1525         int status;
1526         u32 tmp;
1527
1528         platform_info = dev_get_platdata(dev);
1529         if (!platform_info) {
1530                 platform_info = pxa2xx_spi_init_pdata(pdev);
1531                 if (!platform_info) {
1532                         dev_err(&pdev->dev, "missing platform data\n");
1533                         return -ENODEV;
1534                 }
1535         }
1536
1537         ssp = pxa_ssp_request(pdev->id, pdev->name);
1538         if (!ssp)
1539                 ssp = &platform_info->ssp;
1540
1541         if (!ssp->mmio_base) {
1542                 dev_err(&pdev->dev, "failed to get ssp\n");
1543                 return -ENODEV;
1544         }
1545
1546         master = spi_alloc_master(dev, sizeof(struct driver_data));
1547         if (!master) {
1548                 dev_err(&pdev->dev, "cannot alloc spi_master\n");
1549                 pxa_ssp_free(ssp);
1550                 return -ENOMEM;
1551         }
1552         drv_data = spi_master_get_devdata(master);
1553         drv_data->master = master;
1554         drv_data->master_info = platform_info;
1555         drv_data->pdev = pdev;
1556         drv_data->ssp = ssp;
1557
1558         master->dev.of_node = pdev->dev.of_node;
1559         /* the spi->mode bits understood by this driver: */
1560         master->mode_bits = SPI_CPOL | SPI_CPHA | SPI_CS_HIGH | SPI_LOOP;
1561
1562         master->bus_num = ssp->port_id;
1563         master->dma_alignment = DMA_ALIGNMENT;
1564         master->cleanup = cleanup;
1565         master->setup = setup;
1566         master->transfer_one_message = pxa2xx_spi_transfer_one_message;
1567         master->unprepare_transfer_hardware = pxa2xx_spi_unprepare_transfer;
1568         master->fw_translate_cs = pxa2xx_spi_fw_translate_cs;
1569         master->auto_runtime_pm = true;
1570         master->flags = SPI_MASTER_MUST_RX | SPI_MASTER_MUST_TX;
1571
1572         drv_data->ssp_type = ssp->type;
1573
1574         drv_data->ioaddr = ssp->mmio_base;
1575         drv_data->ssdr_physical = ssp->phys_base + SSDR;
1576         if (pxa25x_ssp_comp(drv_data)) {
1577                 switch (drv_data->ssp_type) {
1578                 case QUARK_X1000_SSP:
1579                         master->bits_per_word_mask = SPI_BPW_RANGE_MASK(4, 32);
1580                         break;
1581                 default:
1582                         master->bits_per_word_mask = SPI_BPW_RANGE_MASK(4, 16);
1583                         break;
1584                 }
1585
1586                 drv_data->int_cr1 = SSCR1_TIE | SSCR1_RIE;
1587                 drv_data->dma_cr1 = 0;
1588                 drv_data->clear_sr = SSSR_ROR;
1589                 drv_data->mask_sr = SSSR_RFS | SSSR_TFS | SSSR_ROR;
1590         } else {
1591                 master->bits_per_word_mask = SPI_BPW_RANGE_MASK(4, 32);
1592                 drv_data->int_cr1 = SSCR1_TIE | SSCR1_RIE | SSCR1_TINTE;
1593                 drv_data->dma_cr1 = DEFAULT_DMA_CR1;
1594                 drv_data->clear_sr = SSSR_ROR | SSSR_TINT;
1595                 drv_data->mask_sr = SSSR_TINT | SSSR_RFS | SSSR_TFS | SSSR_ROR;
1596         }
1597
1598         status = request_irq(ssp->irq, ssp_int, IRQF_SHARED, dev_name(dev),
1599                         drv_data);
1600         if (status < 0) {
1601                 dev_err(&pdev->dev, "cannot get IRQ %d\n", ssp->irq);
1602                 goto out_error_master_alloc;
1603         }
1604
1605         /* Setup DMA if requested */
1606         if (platform_info->enable_dma) {
1607                 status = pxa2xx_spi_dma_setup(drv_data);
1608                 if (status) {
1609                         dev_dbg(dev, "no DMA channels available, using PIO\n");
1610                         platform_info->enable_dma = false;
1611                 }
1612         }
1613
1614         /* Enable SOC clock */
1615         clk_prepare_enable(ssp->clk);
1616
1617         master->max_speed_hz = clk_get_rate(ssp->clk);
1618
1619         /* Load default SSP configuration */
1620         pxa2xx_spi_write(drv_data, SSCR0, 0);
1621         switch (drv_data->ssp_type) {
1622         case QUARK_X1000_SSP:
1623                 tmp = QUARK_X1000_SSCR1_RxTresh(RX_THRESH_QUARK_X1000_DFLT)
1624                       | QUARK_X1000_SSCR1_TxTresh(TX_THRESH_QUARK_X1000_DFLT);
1625                 pxa2xx_spi_write(drv_data, SSCR1, tmp);
1626
1627                 /* using the Motorola SPI protocol and use 8 bit frame */
1628                 pxa2xx_spi_write(drv_data, SSCR0,
1629                                  QUARK_X1000_SSCR0_Motorola
1630                                  | QUARK_X1000_SSCR0_DataSize(8));
1631                 break;
1632         default:
1633                 tmp = SSCR1_RxTresh(RX_THRESH_DFLT) |
1634                       SSCR1_TxTresh(TX_THRESH_DFLT);
1635                 pxa2xx_spi_write(drv_data, SSCR1, tmp);
1636                 tmp = SSCR0_SCR(2) | SSCR0_Motorola | SSCR0_DataSize(8);
1637                 pxa2xx_spi_write(drv_data, SSCR0, tmp);
1638                 break;
1639         }
1640
1641         if (!pxa25x_ssp_comp(drv_data))
1642                 pxa2xx_spi_write(drv_data, SSTO, 0);
1643
1644         if (!is_quark_x1000_ssp(drv_data))
1645                 pxa2xx_spi_write(drv_data, SSPSP, 0);
1646
1647         if (is_lpss_ssp(drv_data)) {
1648                 lpss_ssp_setup(drv_data);
1649                 config = lpss_get_config(drv_data);
1650                 if (config->reg_capabilities >= 0) {
1651                         tmp = __lpss_ssp_read_priv(drv_data,
1652                                                    config->reg_capabilities);
1653                         tmp &= LPSS_CAPS_CS_EN_MASK;
1654                         tmp >>= LPSS_CAPS_CS_EN_SHIFT;
1655                         platform_info->num_chipselect = ffz(tmp);
1656                 } else if (config->cs_num) {
1657                         platform_info->num_chipselect = config->cs_num;
1658                 }
1659         }
1660         master->num_chipselect = platform_info->num_chipselect;
1661
1662         tasklet_init(&drv_data->pump_transfers, pump_transfers,
1663                      (unsigned long)drv_data);
1664
1665         pm_runtime_set_autosuspend_delay(&pdev->dev, 50);
1666         pm_runtime_use_autosuspend(&pdev->dev);
1667         pm_runtime_set_active(&pdev->dev);
1668         pm_runtime_enable(&pdev->dev);
1669
1670         /* Register with the SPI framework */
1671         platform_set_drvdata(pdev, drv_data);
1672         status = devm_spi_register_master(&pdev->dev, master);
1673         if (status != 0) {
1674                 dev_err(&pdev->dev, "problem registering spi master\n");
1675                 goto out_error_clock_enabled;
1676         }
1677
1678         return status;
1679
1680 out_error_clock_enabled:
1681         clk_disable_unprepare(ssp->clk);
1682         pxa2xx_spi_dma_release(drv_data);
1683         free_irq(ssp->irq, drv_data);
1684
1685 out_error_master_alloc:
1686         spi_master_put(master);
1687         pxa_ssp_free(ssp);
1688         return status;
1689 }
1690
1691 static int pxa2xx_spi_remove(struct platform_device *pdev)
1692 {
1693         struct driver_data *drv_data = platform_get_drvdata(pdev);
1694         struct ssp_device *ssp;
1695
1696         if (!drv_data)
1697                 return 0;
1698         ssp = drv_data->ssp;
1699
1700         pm_runtime_get_sync(&pdev->dev);
1701
1702         /* Disable the SSP at the peripheral and SOC level */
1703         pxa2xx_spi_write(drv_data, SSCR0, 0);
1704         clk_disable_unprepare(ssp->clk);
1705
1706         /* Release DMA */
1707         if (drv_data->master_info->enable_dma)
1708                 pxa2xx_spi_dma_release(drv_data);
1709
1710         pm_runtime_put_noidle(&pdev->dev);
1711         pm_runtime_disable(&pdev->dev);
1712
1713         /* Release IRQ */
1714         free_irq(ssp->irq, drv_data);
1715
1716         /* Release SSP */
1717         pxa_ssp_free(ssp);
1718
1719         return 0;
1720 }
1721
1722 static void pxa2xx_spi_shutdown(struct platform_device *pdev)
1723 {
1724         int status = 0;
1725
1726         if ((status = pxa2xx_spi_remove(pdev)) != 0)
1727                 dev_err(&pdev->dev, "shutdown failed with %d\n", status);
1728 }
1729
1730 #ifdef CONFIG_PM_SLEEP
1731 static int pxa2xx_spi_suspend(struct device *dev)
1732 {
1733         struct driver_data *drv_data = dev_get_drvdata(dev);
1734         struct ssp_device *ssp = drv_data->ssp;
1735         int status = 0;
1736
1737         status = spi_master_suspend(drv_data->master);
1738         if (status != 0)
1739                 return status;
1740         pxa2xx_spi_write(drv_data, SSCR0, 0);
1741
1742         if (!pm_runtime_suspended(dev))
1743                 clk_disable_unprepare(ssp->clk);
1744
1745         return 0;
1746 }
1747
1748 static int pxa2xx_spi_resume(struct device *dev)
1749 {
1750         struct driver_data *drv_data = dev_get_drvdata(dev);
1751         struct ssp_device *ssp = drv_data->ssp;
1752         int status = 0;
1753
1754         /* Enable the SSP clock */
1755         if (!pm_runtime_suspended(dev))
1756                 clk_prepare_enable(ssp->clk);
1757
1758         /* Restore LPSS private register bits */
1759         if (is_lpss_ssp(drv_data))
1760                 lpss_ssp_setup(drv_data);
1761
1762         /* Start the queue running */
1763         status = spi_master_resume(drv_data->master);
1764         if (status != 0) {
1765                 dev_err(dev, "problem starting queue (%d)\n", status);
1766                 return status;
1767         }
1768
1769         return 0;
1770 }
1771 #endif
1772
1773 #ifdef CONFIG_PM
1774 static int pxa2xx_spi_runtime_suspend(struct device *dev)
1775 {
1776         struct driver_data *drv_data = dev_get_drvdata(dev);
1777
1778         clk_disable_unprepare(drv_data->ssp->clk);
1779         return 0;
1780 }
1781
1782 static int pxa2xx_spi_runtime_resume(struct device *dev)
1783 {
1784         struct driver_data *drv_data = dev_get_drvdata(dev);
1785
1786         clk_prepare_enable(drv_data->ssp->clk);
1787         return 0;
1788 }
1789 #endif
1790
1791 static const struct dev_pm_ops pxa2xx_spi_pm_ops = {
1792         SET_SYSTEM_SLEEP_PM_OPS(pxa2xx_spi_suspend, pxa2xx_spi_resume)
1793         SET_RUNTIME_PM_OPS(pxa2xx_spi_runtime_suspend,
1794                            pxa2xx_spi_runtime_resume, NULL)
1795 };
1796
1797 static struct platform_driver driver = {
1798         .driver = {
1799                 .name   = "pxa2xx-spi",
1800                 .pm     = &pxa2xx_spi_pm_ops,
1801                 .acpi_match_table = ACPI_PTR(pxa2xx_spi_acpi_match),
1802         },
1803         .probe = pxa2xx_spi_probe,
1804         .remove = pxa2xx_spi_remove,
1805         .shutdown = pxa2xx_spi_shutdown,
1806 };
1807
1808 static int __init pxa2xx_spi_init(void)
1809 {
1810         return platform_driver_register(&driver);
1811 }
1812 subsys_initcall(pxa2xx_spi_init);
1813
1814 static void __exit pxa2xx_spi_exit(void)
1815 {
1816         platform_driver_unregister(&driver);
1817 }
1818 module_exit(pxa2xx_spi_exit);