arch/x86/kernel/smpboot.c

   1 /*
   2  *      x86 SMP booting functions
   3  *
   4  *      (c) 1995 Alan Cox, Building #3 <alan@lxorguk.ukuu.org.uk>
   5  *      (c) 1998, 1999, 2000, 2009 Ingo Molnar <mingo@redhat.com>
   6  *      Copyright 2001 Andi Kleen, SuSE Labs.
   7  *
   8  *      Much of the core SMP work is based on previous work by Thomas Radke, to
   9  *      whom a great many thanks are extended.
  10  *
  11  *      Thanks to Intel for making available several different Pentium,
  12  *      Pentium Pro and Pentium-II/Xeon MP machines.
  13  *      Original development of Linux SMP code supported by Caldera.
  14  *
  15  *      This code is released under the GNU General Public License version 2 or
  16  *      later.
  17  *
  18  *      Fixes
  19  *              Felix Koop      :       NR_CPUS used properly
  20  *              Jose Renau      :       Handle single CPU case.
  21  *              Alan Cox        :       By repeated request 8) - Total BogoMIPS report.
  22  *              Greg Wright     :       Fix for kernel stacks panic.
  23  *              Erich Boleyn    :       MP v1.4 and additional changes.
  24  *      Matthias Sattler        :       Changes for 2.1 kernel map.
  25  *      Michel Lespinasse       :       Changes for 2.1 kernel map.
  26  *      Michael Chastain        :       Change trampoline.S to gnu as.
  27  *              Alan Cox        :       Dumb bug: 'B' step PPro's are fine
  28  *              Ingo Molnar     :       Added APIC timers, based on code
  29  *                                      from Jose Renau
  30  *              Ingo Molnar     :       various cleanups and rewrites
  31  *              Tigran Aivazian :       fixed "0.00 in /proc/uptime on SMP" bug.
  32  *      Maciej W. Rozycki       :       Bits for genuine 82489DX APICs
  33  *      Andi Kleen              :       Changed for SMP boot into long mode.
  34  *              Martin J. Bligh :       Added support for multi-quad systems
  35  *              Dave Jones      :       Report invalid combinations of Athlon CPUs.
  36  *              Rusty Russell   :       Hacked into shape for new "hotplug" boot process.
  37  *      Andi Kleen              :       Converted to new state machine.
  38  *      Ashok Raj               :       CPU hotplug support
  39  *      Glauber Costa           :       i386 and x86_64 integration
  40  */
  41
  42 #include <linux/init.h>
  43 #include <linux/smp.h>
  44 #include <linux/module.h>
  45 #include <linux/sched.h>
  46 #include <linux/percpu.h>
  47 #include <linux/bootmem.h>
  48 #include <linux/err.h>
  49 #include <linux/nmi.h>
  50 #include <linux/tboot.h>
  51 #include <linux/stackprotector.h>
  52 #include <linux/gfp.h>
  53 #include <linux/cpuidle.h>
  54
  55 #include <asm/acpi.h>
  56 #include <asm/desc.h>
  57 #include <asm/nmi.h>
  58 #include <asm/irq.h>
  59 #include <asm/idle.h>
  60 #include <asm/realmode.h>
  61 #include <asm/cpu.h>
  62 #include <asm/numa.h>
  63 #include <asm/pgtable.h>
  64 #include <asm/tlbflush.h>
  65 #include <asm/mtrr.h>
  66 #include <asm/mwait.h>
  67 #include <asm/apic.h>
  68 #include <asm/io_apic.h>
  69 #include <asm/setup.h>
  70 #include <asm/uv/uv.h>
  71 #include <linux/mc146818rtc.h>
  72
  73 #include <asm/smpboot_hooks.h>
  74 #include <asm/i8259.h>
  75
  76 #include <asm/realmode.h>
  77
  78 /* State of each CPU */
  79 DEFINE_PER_CPU(int, cpu_state) = { 0 };
  80
  81 /* Store all idle threads, this can be reused instead of creating
  82 * a new thread. Also avoids complicated thread destroy functionality
  83 * for idle threads.
  84 */
  85 #ifdef CONFIG_HOTPLUG_CPU
  86 /*
  87  * Needed only for CONFIG_HOTPLUG_CPU because __cpuinitdata is
  88  * removed after init for !CONFIG_HOTPLUG_CPU.
  89  */
  90 static DEFINE_PER_CPU(struct task_struct *, idle_thread_array);
  91 #define get_idle_for_cpu(x)      (per_cpu(idle_thread_array, x))
  92 #define set_idle_for_cpu(x, p)   (per_cpu(idle_thread_array, x) = (p))
  93
  94 /*
  95  * We need this for trampoline_base protection from concurrent accesses when
  96  * off- and onlining cores wildly.
  97  */
  98 static DEFINE_MUTEX(x86_cpu_hotplug_driver_mutex);
  99
 100 void cpu_hotplug_driver_lock(void)
 101 {
 102         mutex_lock(&x86_cpu_hotplug_driver_mutex);
 103 }
 104
 105 void cpu_hotplug_driver_unlock(void)
 106 {
 107         mutex_unlock(&x86_cpu_hotplug_driver_mutex);
 108 }
 109
 110 ssize_t arch_cpu_probe(const char *buf, size_t count) { return -1; }
 111 ssize_t arch_cpu_release(const char *buf, size_t count) { return -1; }
 112 #else
 113 static struct task_struct *idle_thread_array[NR_CPUS] __cpuinitdata ;
 114 #define get_idle_for_cpu(x)      (idle_thread_array[(x)])
 115 #define set_idle_for_cpu(x, p)   (idle_thread_array[(x)] = (p))
 116 #endif
 117
 118 /* Number of siblings per CPU package */
 119 int smp_num_siblings = 1;
 120 EXPORT_SYMBOL(smp_num_siblings);
 121
 122 /* Last level cache ID of each logical CPU */
 123 DEFINE_PER_CPU(u16, cpu_llc_id) = BAD_APICID;
 124
 125 /* representing HT siblings of each logical CPU */
 126 DEFINE_PER_CPU(cpumask_var_t, cpu_sibling_map);
 127 EXPORT_PER_CPU_SYMBOL(cpu_sibling_map);
 128
 129 /* representing HT and core siblings of each logical CPU */
 130 DEFINE_PER_CPU(cpumask_var_t, cpu_core_map);
 131 EXPORT_PER_CPU_SYMBOL(cpu_core_map);
 132
 133 DEFINE_PER_CPU(cpumask_var_t, cpu_llc_shared_map);
 134
 135 /* Per CPU bogomips and other parameters */
 136 DEFINE_PER_CPU_SHARED_ALIGNED(struct cpuinfo_x86, cpu_info);
 137 EXPORT_PER_CPU_SYMBOL(cpu_info);
 138
 139 atomic_t init_deasserted;
 140
 141 /*
 142  * Report back to the Boot Processor.
 143  * Running on AP.
 144  */
 145 static void __cpuinit smp_callin(void)
 146 {
 147         int cpuid, phys_id;
 148         unsigned long timeout;
 149
 150         /*
 151          * If waken up by an INIT in an 82489DX configuration
 152          * we may get here before an INIT-deassert IPI reaches
 153          * our local APIC.  We have to wait for the IPI or we'll
 154          * lock up on an APIC access.
 155          */
 156         if (apic->wait_for_init_deassert)
 157                 apic->wait_for_init_deassert(&init_deasserted);
 158
 159         /*
 160          * (This works even if the APIC is not enabled.)
 161          */
 162         phys_id = read_apic_id();
 163         cpuid = smp_processor_id();
 164         if (cpumask_test_cpu(cpuid, cpu_callin_mask)) {
 165                 panic("%s: phys CPU#%d, CPU#%d already present??\n", __func__,
 166                                         phys_id, cpuid);
 167         }
 168         pr_debug("CPU#%d (phys ID: %d) waiting for CALLOUT\n", cpuid, phys_id);
 169
 170         /*
 171          * STARTUP IPIs are fragile beasts as they might sometimes
 172          * trigger some glue motherboard logic. Complete APIC bus
 173          * silence for 1 second, this overestimates the time the
 174          * boot CPU is spending to send the up to 2 STARTUP IPIs
 175          * by a factor of two. This should be enough.
 176          */
 177
 178         /*
 179          * Waiting 2s total for startup (udelay is not yet working)
 180          */
 181         timeout = jiffies + 2*HZ;
 182         while (time_before(jiffies, timeout)) {
 183                 /*
 184                  * Has the boot CPU finished it's STARTUP sequence?
 185                  */
 186                 if (cpumask_test_cpu(cpuid, cpu_callout_mask))
 187                         break;
 188                 cpu_relax();
 189         }
 190
 191         if (!time_before(jiffies, timeout)) {
 192                 panic("%s: CPU%d started up but did not get a callout!\n",
 193                       __func__, cpuid);
 194         }
 195
 196         /*
 197          * the boot CPU has finished the init stage and is spinning
 198          * on callin_map until we finish. We are free to set up this
 199          * CPU, first the APIC. (this is probably redundant on most
 200          * boards)
 201          */
 202
 203         pr_debug("CALLIN, before setup_local_APIC().\n");
 204         if (apic->smp_callin_clear_local_apic)
 205                 apic->smp_callin_clear_local_apic();
 206         setup_local_APIC();
 207         end_local_APIC_setup();
 208
 209         /*
 210          * Need to setup vector mappings before we enable interrupts.
 211          */
 212         setup_vector_irq(smp_processor_id());
 213
 214         /*
 215          * Save our processor parameters. Note: this information
 216          * is needed for clock calibration.
 217          */
 218         smp_store_cpu_info(cpuid);
 219
 220         /*
 221          * Get our bogomips.
 222          * Update loops_per_jiffy in cpu_data. Previous call to
 223          * smp_store_cpu_info() stored a value that is close but not as
 224          * accurate as the value just calculated.
 225          */
 226         calibrate_delay();
 227         cpu_data(cpuid).loops_per_jiffy = loops_per_jiffy;
 228         pr_debug("Stack at about %p\n", &cpuid);
 229
 230         /*
 231          * This must be done before setting cpu_online_mask
 232          * or calling notify_cpu_starting.
 233          */
 234         set_cpu_sibling_map(raw_smp_processor_id());
 235         wmb();
 236
 237         notify_cpu_starting(cpuid);
 238
 239         /*
 240          * Allow the master to continue.
 241          */
 242         cpumask_set_cpu(cpuid, cpu_callin_mask);
 243 }
 244
 245 /*
 246  * Activate a secondary processor.
 247  */
 248 notrace static void __cpuinit start_secondary(void *unused)
 249 {
 250         /*
 251          * Don't put *anything* before cpu_init(), SMP booting is too
 252          * fragile that we want to limit the things done here to the
 253          * most necessary things.
 254          */
 255         cpu_init();
 256         x86_cpuinit.early_percpu_clock_init();
 257         preempt_disable();
 258         smp_callin();
 259
 260 #ifdef CONFIG_X86_32
 261         /* switch away from the initial page table */
 262         load_cr3(swapper_pg_dir);
 263         __flush_tlb_all();
 264 #endif
 265
 266         /* otherwise gcc will move up smp_processor_id before the cpu_init */
 267         barrier();
 268         /*
 269          * Check TSC synchronization with the BP:
 270          */
 271         check_tsc_sync_target();
 272
 273         /*
 274          * We need to hold call_lock, so there is no inconsistency
 275          * between the time smp_call_function() determines number of
 276          * IPI recipients, and the time when the determination is made
 277          * for which cpus receive the IPI. Holding this
 278          * lock helps us to not include this cpu in a currently in progress
 279          * smp_call_function().
 280          *
 281          * We need to hold vector_lock so there the set of online cpus
 282          * does not change while we are assigning vectors to cpus.  Holding
 283          * this lock ensures we don't half assign or remove an irq from a cpu.
 284          */
 285         ipi_call_lock();
 286         lock_vector_lock();
 287         set_cpu_online(smp_processor_id(), true);
 288         unlock_vector_lock();
 289         ipi_call_unlock();
 290         per_cpu(cpu_state, smp_processor_id()) = CPU_ONLINE;
 291         x86_platform.nmi_init();
 292
 293         /* enable local interrupts */
 294         local_irq_enable();
 295
 296         /* to prevent fake stack check failure in clock setup */
 297         boot_init_stack_canary();
 298
 299         x86_cpuinit.setup_percpu_clockev();
 300
 301         wmb();
 302         cpu_idle();
 303 }
 304
 305 /*
 306  * The bootstrap kernel entry code has set these up. Save them for
 307  * a given CPU
 308  */
 309
 310 void __cpuinit smp_store_cpu_info(int id)
 311 {
 312         struct cpuinfo_x86 *c = &cpu_data(id);
 313
 314         *c = boot_cpu_data;
 315         c->cpu_index = id;
 316         if (id != 0)
 317                 identify_secondary_cpu(c);
 318 }
 319
 320 static void __cpuinit link_thread_siblings(int cpu1, int cpu2)
 321 {
 322         cpumask_set_cpu(cpu1, cpu_sibling_mask(cpu2));
 323         cpumask_set_cpu(cpu2, cpu_sibling_mask(cpu1));
 324         cpumask_set_cpu(cpu1, cpu_core_mask(cpu2));
 325         cpumask_set_cpu(cpu2, cpu_core_mask(cpu1));
 326         cpumask_set_cpu(cpu1, cpu_llc_shared_mask(cpu2));
 327         cpumask_set_cpu(cpu2, cpu_llc_shared_mask(cpu1));
 328 }
 329
 330
 331 void __cpuinit set_cpu_sibling_map(int cpu)
 332 {
 333         int i;
 334         struct cpuinfo_x86 *c = &cpu_data(cpu);
 335
 336         cpumask_set_cpu(cpu, cpu_sibling_setup_mask);
 337
 338         if (smp_num_siblings > 1) {
 339                 for_each_cpu(i, cpu_sibling_setup_mask) {
 340                         struct cpuinfo_x86 *o = &cpu_data(i);
 341
 342                         if (cpu_has(c, X86_FEATURE_TOPOEXT)) {
 343                                 if (c->phys_proc_id == o->phys_proc_id &&
 344                                     per_cpu(cpu_llc_id, cpu) == per_cpu(cpu_llc_id, i) &&
 345                                     c->compute_unit_id == o->compute_unit_id)
 346                                         link_thread_siblings(cpu, i);
 347                         } else if (c->phys_proc_id == o->phys_proc_id &&
 348                                    c->cpu_core_id == o->cpu_core_id) {
 349                                 link_thread_siblings(cpu, i);
 350                         }
 351                 }
 352         } else {
 353                 cpumask_set_cpu(cpu, cpu_sibling_mask(cpu));
 354         }
 355
 356         cpumask_set_cpu(cpu, cpu_llc_shared_mask(cpu));
 357
 358         if (__this_cpu_read(cpu_info.x86_max_cores) == 1) {
 359                 cpumask_copy(cpu_core_mask(cpu), cpu_sibling_mask(cpu));
 360                 c->booted_cores = 1;
 361                 return;
 362         }
 363
 364         for_each_cpu(i, cpu_sibling_setup_mask) {
 365                 if (per_cpu(cpu_llc_id, cpu) != BAD_APICID &&
 366                     per_cpu(cpu_llc_id, cpu) == per_cpu(cpu_llc_id, i)) {
 367                         cpumask_set_cpu(i, cpu_llc_shared_mask(cpu));
 368                         cpumask_set_cpu(cpu, cpu_llc_shared_mask(i));
 369                 }
 370                 if (c->phys_proc_id == cpu_data(i).phys_proc_id) {
 371                         cpumask_set_cpu(i, cpu_core_mask(cpu));
 372                         cpumask_set_cpu(cpu, cpu_core_mask(i));
 373                         /*
 374                          *  Does this new cpu bringup a new core?
 375                          */
 376                         if (cpumask_weight(cpu_sibling_mask(cpu)) == 1) {
 377                                 /*
 378                                  * for each core in package, increment
 379                                  * the booted_cores for this new cpu
 380                                  */
 381                                 if (cpumask_first(cpu_sibling_mask(i)) == i)
 382                                         c->booted_cores++;
 383                                 /*
 384                                  * increment the core count for all
 385                                  * the other cpus in this package
 386                                  */
 387                                 if (i != cpu)
 388                                         cpu_data(i).booted_cores++;
 389                         } else if (i != cpu && !c->booted_cores)
 390                                 c->booted_cores = cpu_data(i).booted_cores;
 391                 }
 392         }
 393 }
 394
 395 /* maps the cpu to the sched domain representing multi-core */
 396 const struct cpumask *cpu_coregroup_mask(int cpu)
 397 {
 398         struct cpuinfo_x86 *c = &cpu_data(cpu);
 399         /*
 400          * For perf, we return last level cache shared map.
 401          * And for power savings, we return cpu_core_map
 402          */
 403         if ((sched_mc_power_savings || sched_smt_power_savings) &&
 404             !(cpu_has(c, X86_FEATURE_AMD_DCM)))
 405                 return cpu_core_mask(cpu);
 406         else
 407                 return cpu_llc_shared_mask(cpu);
 408 }
 409
 410 static void impress_friends(void)
 411 {
 412         int cpu;
 413         unsigned long bogosum = 0;
 414         /*
 415          * Allow the user to impress friends.
 416          */
 417         pr_debug("Before bogomips.\n");
 418         for_each_possible_cpu(cpu)
 419                 if (cpumask_test_cpu(cpu, cpu_callout_mask))
 420                         bogosum += cpu_data(cpu).loops_per_jiffy;
 421         printk(KERN_INFO
 422                 "Total of %d processors activated (%lu.%02lu BogoMIPS).\n",
 423                 num_online_cpus(),
 424                 bogosum/(500000/HZ),
 425                 (bogosum/(5000/HZ))%100);
 426
 427         pr_debug("Before bogocount - setting activated=1.\n");
 428 }
 429
 430 void __inquire_remote_apic(int apicid)
 431 {
 432         unsigned i, regs[] = { APIC_ID >> 4, APIC_LVR >> 4, APIC_SPIV >> 4 };
 433         const char * const names[] = { "ID", "VERSION", "SPIV" };
 434         int timeout;
 435         u32 status;
 436
 437         printk(KERN_INFO "Inquiring remote APIC 0x%x...\n", apicid);
 438
 439         for (i = 0; i < ARRAY_SIZE(regs); i++) {
 440                 printk(KERN_INFO "... APIC 0x%x %s: ", apicid, names[i]);
 441
 442                 /*
 443                  * Wait for idle.
 444                  */
 445                 status = safe_apic_wait_icr_idle();
 446                 if (status)
 447                         printk(KERN_CONT
 448                                "a previous APIC delivery may have failed\n");
 449
 450                 apic_icr_write(APIC_DM_REMRD | regs[i], apicid);
 451
 452                 timeout = 0;
 453                 do {
 454                         udelay(100);
 455                         status = apic_read(APIC_ICR) & APIC_ICR_RR_MASK;
 456                 } while (status == APIC_ICR_RR_INPROG && timeout++ < 1000);
 457
 458                 switch (status) {
 459                 case APIC_ICR_RR_VALID:
 460                         status = apic_read(APIC_RRR);
 461                         printk(KERN_CONT "%08x\n", status);
 462                         break;
 463                 default:
 464                         printk(KERN_CONT "failed\n");
 465                 }
 466         }
 467 }
 468
 469 /*
 470  * Poke the other CPU in the eye via NMI to wake it up. Remember that the normal
 471  * INIT, INIT, STARTUP sequence will reset the chip hard for us, and this
 472  * won't ... remember to clear down the APIC, etc later.
 473  */
 474 int __cpuinit
 475 wakeup_secondary_cpu_via_nmi(int logical_apicid, unsigned long start_eip)
 476 {
 477         unsigned long send_status, accept_status = 0;
 478         int maxlvt;
 479
 480         /* Target chip */
 481         /* Boot on the stack */
 482         /* Kick the second */
 483         apic_icr_write(APIC_DM_NMI | apic->dest_logical, logical_apicid);
 484
 485         pr_debug("Waiting for send to finish...\n");
 486         send_status = safe_apic_wait_icr_idle();
 487
 488         /*
 489          * Give the other CPU some time to accept the IPI.
 490          */
 491         udelay(200);
 492         if (APIC_INTEGRATED(apic_version[boot_cpu_physical_apicid])) {
 493                 maxlvt = lapic_get_maxlvt();
 494                 if (maxlvt > 3)                 /* Due to the Pentium erratum 3AP.  */
 495                         apic_write(APIC_ESR, 0);
 496                 accept_status = (apic_read(APIC_ESR) & 0xEF);
 497         }
 498         pr_debug("NMI sent.\n");
 499
 500         if (send_status)
 501                 printk(KERN_ERR "APIC never delivered???\n");
 502         if (accept_status)
 503                 printk(KERN_ERR "APIC delivery error (%lx).\n", accept_status);
 504
 505         return (send_status | accept_status);
 506 }
 507
 508 static int __cpuinit
 509 wakeup_secondary_cpu_via_init(int phys_apicid, unsigned long start_eip)
 510 {
 511         unsigned long send_status, accept_status = 0;
 512         int maxlvt, num_starts, j;
 513
 514         maxlvt = lapic_get_maxlvt();
 515
 516         /*
 517          * Be paranoid about clearing APIC errors.
 518          */
 519         if (APIC_INTEGRATED(apic_version[phys_apicid])) {
 520                 if (maxlvt > 3)         /* Due to the Pentium erratum 3AP.  */
 521                         apic_write(APIC_ESR, 0);
 522                 apic_read(APIC_ESR);
 523         }
 524
 525         pr_debug("Asserting INIT.\n");
 526
 527         /*
 528          * Turn INIT on target chip
 529          */
 530         /*
 531          * Send IPI
 532          */
 533         apic_icr_write(APIC_INT_LEVELTRIG | APIC_INT_ASSERT | APIC_DM_INIT,
 534                        phys_apicid);
 535
 536         pr_debug("Waiting for send to finish...\n");
 537         send_status = safe_apic_wait_icr_idle();
 538
 539         mdelay(10);
 540
 541         pr_debug("Deasserting INIT.\n");
 542
 543         /* Target chip */
 544         /* Send IPI */
 545         apic_icr_write(APIC_INT_LEVELTRIG | APIC_DM_INIT, phys_apicid);
 546
 547         pr_debug("Waiting for send to finish...\n");
 548         send_status = safe_apic_wait_icr_idle();
 549
 550         mb();
 551         atomic_set(&init_deasserted, 1);
 552
 553         /*
 554          * Should we send STARTUP IPIs ?
 555          *
 556          * Determine this based on the APIC version.
 557          * If we don't have an integrated APIC, don't send the STARTUP IPIs.
 558          */
 559         if (APIC_INTEGRATED(apic_version[phys_apicid]))
 560                 num_starts = 2;
 561         else
 562                 num_starts = 0;
 563
 564         /*
 565          * Paravirt / VMI wants a startup IPI hook here to set up the
 566          * target processor state.
 567          */
 568         startup_ipi_hook(phys_apicid, (unsigned long) start_secondary,
 569                          stack_start);
 570
 571         /*
 572          * Run STARTUP IPI loop.
 573          */
 574         pr_debug("#startup loops: %d.\n", num_starts);
 575
 576         for (j = 1; j <= num_starts; j++) {
 577                 pr_debug("Sending STARTUP #%d.\n", j);
 578                 if (maxlvt > 3)         /* Due to the Pentium erratum 3AP.  */
 579                         apic_write(APIC_ESR, 0);
 580                 apic_read(APIC_ESR);
 581                 pr_debug("After apic_write.\n");
 582
 583                 /*
 584                  * STARTUP IPI
 585                  */
 586
 587                 /* Target chip */
 588                 /* Boot on the stack */
 589                 /* Kick the second */
 590                 apic_icr_write(APIC_DM_STARTUP | (start_eip >> 12),
 591                                phys_apicid);
 592
 593                 /*
 594                  * Give the other CPU some time to accept the IPI.
 595                  */
 596                 udelay(300);
 597
 598                 pr_debug("Startup point 1.\n");
 599
 600                 pr_debug("Waiting for send to finish...\n");
 601                 send_status = safe_apic_wait_icr_idle();
 602
 603                 /*
 604                  * Give the other CPU some time to accept the IPI.
 605                  */
 606                 udelay(200);
 607                 if (maxlvt > 3)         /* Due to the Pentium erratum 3AP.  */
 608                         apic_write(APIC_ESR, 0);
 609                 accept_status = (apic_read(APIC_ESR) & 0xEF);
 610                 if (send_status || accept_status)
 611                         break;
 612         }
 613         pr_debug("After Startup.\n");
 614
 615         if (send_status)
 616                 printk(KERN_ERR "APIC never delivered???\n");
 617         if (accept_status)
 618                 printk(KERN_ERR "APIC delivery error (%lx).\n", accept_status);
 619
 620         return (send_status | accept_status);
 621 }
 622
 623 struct create_idle {
 624         struct work_struct work;
 625         struct task_struct *idle;
 626         struct completion done;
 627         int cpu;
 628 };
 629
 630 static void __cpuinit do_fork_idle(struct work_struct *work)
 631 {
 632         struct create_idle *c_idle =
 633                 container_of(work, struct create_idle, work);
 634
 635         c_idle->idle = fork_idle(c_idle->cpu);
 636         complete(&c_idle->done);
 637 }
 638
 639 /* reduce the number of lines printed when booting a large cpu count system */
 640 static void __cpuinit announce_cpu(int cpu, int apicid)
 641 {
 642         static int current_node = -1;
 643         int node = early_cpu_to_node(cpu);
 644
 645         if (system_state == SYSTEM_BOOTING) {
 646                 if (node != current_node) {
 647                         if (current_node > (-1))
 648                                 pr_cont(" Ok.\n");
 649                         current_node = node;
 650                         pr_info("Booting Node %3d, Processors ", node);
 651                 }
 652                 pr_cont(" #%d%s", cpu, cpu == (nr_cpu_ids - 1) ? " Ok.\n" : "");
 653                 return;
 654         } else
 655                 pr_info("Booting Node %d Processor %d APIC 0x%x\n",
 656                         node, cpu, apicid);
 657 }
 658
 659 /*
 660  * NOTE - on most systems this is a PHYSICAL apic ID, but on multiquad
 661  * (ie clustered apic addressing mode), this is a LOGICAL apic ID.
 662  * Returns zero if CPU booted OK, else error code from
 663  * ->wakeup_secondary_cpu.
 664  */
 665 static int __cpuinit do_boot_cpu(int apicid, int cpu)
 666 {
 667         volatile u32 *trampoline_status =
 668                 (volatile u32 *) __va(real_mode_header->trampoline_status);
 669         /* start_ip had better be page-aligned! */
 670         unsigned long start_ip = real_mode_header->trampoline_data;
 671
 672         unsigned long boot_error = 0;
 673         int timeout;
 674         struct create_idle c_idle = {
 675                 .cpu    = cpu,
 676                 .done   = COMPLETION_INITIALIZER_ONSTACK(c_idle.done),
 677         };
 678
 679         INIT_WORK_ONSTACK(&c_idle.work, do_fork_idle);
 680
 681         alternatives_smp_switch(1);
 682
 683         c_idle.idle = get_idle_for_cpu(cpu);
 684
 685         /*
 686          * We can't use kernel_thread since we must avoid to
 687          * reschedule the child.
 688          */
 689         if (c_idle.idle) {
 690                 c_idle.idle->thread.sp = (unsigned long) (((struct pt_regs *)
 691                         (THREAD_SIZE +  task_stack_page(c_idle.idle))) - 1);
 692                 init_idle(c_idle.idle, cpu);
 693                 goto do_rest;
 694         }
 695
 696         schedule_work(&c_idle.work);
 697         wait_for_completion(&c_idle.done);
 698
 699         if (IS_ERR(c_idle.idle)) {
 700                 printk("failed fork for CPU %d\n", cpu);
 701                 destroy_work_on_stack(&c_idle.work);
 702                 return PTR_ERR(c_idle.idle);
 703         }
 704
 705         set_idle_for_cpu(cpu, c_idle.idle);
 706 do_rest:
 707         per_cpu(current_task, cpu) = c_idle.idle;
 708 #ifdef CONFIG_X86_32
 709         /* Stack for startup_32 can be just as for start_secondary onwards */
 710         irq_ctx_init(cpu);
 711 #else
 712         clear_tsk_thread_flag(c_idle.idle, TIF_FORK);
 713         initial_gs = per_cpu_offset(cpu);
 714         per_cpu(kernel_stack, cpu) =
 715                 (unsigned long)task_stack_page(c_idle.idle) -
 716                 KERNEL_STACK_OFFSET + THREAD_SIZE;
 717 #endif
 718         early_gdt_descr.address = (unsigned long)get_cpu_gdt_table(cpu);
 719         initial_code = (unsigned long)start_secondary;
 720         stack_start  = c_idle.idle->thread.sp;
 721
 722         /* So we see what's up */
 723         announce_cpu(cpu, apicid);
 724
 725         /*
 726          * This grunge runs the startup process for
 727          * the targeted processor.
 728          */
 729
 730         atomic_set(&init_deasserted, 0);
 731
 732         if (get_uv_system_type() != UV_NON_UNIQUE_APIC) {
 733
 734                 pr_debug("Setting warm reset code and vector.\n");
 735
 736                 smpboot_setup_warm_reset_vector(start_ip);
 737                 /*
 738                  * Be paranoid about clearing APIC errors.
 739                 */
 740                 if (APIC_INTEGRATED(apic_version[boot_cpu_physical_apicid])) {
 741                         apic_write(APIC_ESR, 0);
 742                         apic_read(APIC_ESR);
 743                 }
 744         }
 745
 746         /*
 747          * Kick the secondary CPU. Use the method in the APIC driver
 748          * if it's defined - or use an INIT boot APIC message otherwise:
 749          */
 750         if (apic->wakeup_secondary_cpu)
 751                 boot_error = apic->wakeup_secondary_cpu(apicid, start_ip);
 752         else
 753                 boot_error = wakeup_secondary_cpu_via_init(apicid, start_ip);
 754
 755         if (!boot_error) {
 756                 /*
 757                  * allow APs to start initializing.
 758                  */
 759                 pr_debug("Before Callout %d.\n", cpu);
 760                 cpumask_set_cpu(cpu, cpu_callout_mask);
 761                 pr_debug("After Callout %d.\n", cpu);
 762
 763                 /*
 764                  * Wait 5s total for a response
 765                  */
 766                 for (timeout = 0; timeout < 50000; timeout++) {
 767                         if (cpumask_test_cpu(cpu, cpu_callin_mask))
 768                                 break;  /* It has booted */
 769                         udelay(100);
 770                         /*
 771                          * Allow other tasks to run while we wait for the
 772                          * AP to come online. This also gives a chance
 773                          * for the MTRR work(triggered by the AP coming online)
 774                          * to be completed in the stop machine context.
 775                          */
 776                         schedule();
 777                 }
 778
 779                 if (cpumask_test_cpu(cpu, cpu_callin_mask)) {
 780                         print_cpu_msr(&cpu_data(cpu));
 781                         pr_debug("CPU%d: has booted.\n", cpu);
 782                 } else {
 783                         boot_error = 1;
 784                         if (*trampoline_status == 0xA5A5A5A5)
 785                                 /* trampoline started but...? */
 786                                 pr_err("CPU%d: Stuck ??\n", cpu);
 787                         else
 788                                 /* trampoline code not run */
 789                                 pr_err("CPU%d: Not responding.\n", cpu);
 790                         if (apic->inquire_remote_apic)
 791                                 apic->inquire_remote_apic(apicid);
 792                 }
 793         }
 794
 795         if (boot_error) {
 796                 /* Try to put things back the way they were before ... */
 797                 numa_remove_cpu(cpu); /* was set by numa_add_cpu */
 798
 799                 /* was set by do_boot_cpu() */
 800                 cpumask_clear_cpu(cpu, cpu_callout_mask);
 801
 802                 /* was set by cpu_init() */
 803                 cpumask_clear_cpu(cpu, cpu_initialized_mask);
 804
 805                 set_cpu_present(cpu, false);
 806                 per_cpu(x86_cpu_to_apicid, cpu) = BAD_APICID;
 807         }
 808
 809         /* mark "stuck" area as not stuck */
 810         *trampoline_status = 0;
 811
 812         if (get_uv_system_type() != UV_NON_UNIQUE_APIC) {
 813                 /*
 814                  * Cleanup possible dangling ends...
 815                  */
 816                 smpboot_restore_warm_reset_vector();
 817         }
 818
 819         destroy_work_on_stack(&c_idle.work);
 820         return boot_error;
 821 }
 822
 823 int __cpuinit native_cpu_up(unsigned int cpu)
 824 {
 825         int apicid = apic->cpu_present_to_apicid(cpu);
 826         unsigned long flags;
 827         int err;
 828
 829         WARN_ON(irqs_disabled());
 830
 831         pr_debug("++++++++++++++++++++=_---CPU UP  %u\n", cpu);
 832
 833         if (apicid == BAD_APICID || apicid == boot_cpu_physical_apicid ||
 834             !physid_isset(apicid, phys_cpu_present_map) ||
 835             !apic->apic_id_valid(apicid)) {
 836                 printk(KERN_ERR "%s: bad cpu %d\n", __func__, cpu);
 837                 return -EINVAL;
 838         }
 839
 840         /*
 841          * Already booted CPU?
 842          */
 843         if (cpumask_test_cpu(cpu, cpu_callin_mask)) {
 844                 pr_debug("do_boot_cpu %d Already started\n", cpu);
 845                 return -ENOSYS;
 846         }
 847
 848         /*
 849          * Save current MTRR state in case it was changed since early boot
 850          * (e.g. by the ACPI SMI) to initialize new CPUs with MTRRs in sync:
 851          */
 852         mtrr_save_state();
 853
 854         per_cpu(cpu_state, cpu) = CPU_UP_PREPARE;
 855
 856         err = do_boot_cpu(apicid, cpu);
 857         if (err) {
 858                 pr_debug("do_boot_cpu failed %d\n", err);
 859                 return -EIO;
 860         }
 861
 862         /*
 863          * Check TSC synchronization with the AP (keep irqs disabled
 864          * while doing so):
 865          */
 866         local_irq_save(flags);
 867         check_tsc_sync_source(cpu);
 868         local_irq_restore(flags);
 869
 870         while (!cpu_online(cpu)) {
 871                 cpu_relax();
 872                 touch_nmi_watchdog();
 873         }
 874
 875         return 0;
 876 }
 877
 878 /**
 879  * arch_disable_smp_support() - disables SMP support for x86 at runtime
 880  */
 881 void arch_disable_smp_support(void)
 882 {
 883         disable_ioapic_support();
 884 }
 885
 886 /*
 887  * Fall back to non SMP mode after errors.
 888  *
 889  * RED-PEN audit/test this more. I bet there is more state messed up here.
 890  */
 891 static __init void disable_smp(void)
 892 {
 893         init_cpu_present(cpumask_of(0));
 894         init_cpu_possible(cpumask_of(0));
 895         smpboot_clear_io_apic_irqs();
 896
 897         if (smp_found_config)
 898                 physid_set_mask_of_physid(boot_cpu_physical_apicid, &phys_cpu_present_map);
 899         else
 900                 physid_set_mask_of_physid(0, &phys_cpu_present_map);
 901         cpumask_set_cpu(0, cpu_sibling_mask(0));
 902         cpumask_set_cpu(0, cpu_core_mask(0));
 903 }
 904
 905 /*
 906  * Various sanity checks.
 907  */
 908 static int __init smp_sanity_check(unsigned max_cpus)
 909 {
 910         preempt_disable();
 911
 912 #if !defined(CONFIG_X86_BIGSMP) && defined(CONFIG_X86_32)
 913         if (def_to_bigsmp && nr_cpu_ids > 8) {
 914                 unsigned int cpu;
 915                 unsigned nr;
 916
 917                 printk(KERN_WARNING
 918                        "More than 8 CPUs detected - skipping them.\n"
 919                        "Use CONFIG_X86_BIGSMP.\n");
 920
 921                 nr = 0;
 922                 for_each_present_cpu(cpu) {
 923                         if (nr >= 8)
 924                                 set_cpu_present(cpu, false);
 925                         nr++;
 926                 }
 927
 928                 nr = 0;
 929                 for_each_possible_cpu(cpu) {
 930                         if (nr >= 8)
 931                                 set_cpu_possible(cpu, false);
 932                         nr++;
 933                 }
 934
 935                 nr_cpu_ids = 8;
 936         }
 937 #endif
 938
 939         if (!physid_isset(hard_smp_processor_id(), phys_cpu_present_map)) {
 940                 printk(KERN_WARNING
 941                         "weird, boot CPU (#%d) not listed by the BIOS.\n",
 942                         hard_smp_processor_id());
 943
 944                 physid_set(hard_smp_processor_id(), phys_cpu_present_map);
 945         }
 946
 947         /*
 948          * If we couldn't find an SMP configuration at boot time,
 949          * get out of here now!
 950          */
 951         if (!smp_found_config && !acpi_lapic) {
 952                 preempt_enable();
 953                 printk(KERN_NOTICE "SMP motherboard not detected.\n");
 954                 disable_smp();
 955                 if (APIC_init_uniprocessor())
 956                         printk(KERN_NOTICE "Local APIC not detected."
 957                                            " Using dummy APIC emulation.\n");
 958                 return -1;
 959         }
 960
 961         /*
 962          * Should not be necessary because the MP table should list the boot
 963          * CPU too, but we do it for the sake of robustness anyway.
 964          */
 965         if (!apic->check_phys_apicid_present(boot_cpu_physical_apicid)) {
 966                 printk(KERN_NOTICE
 967                         "weird, boot CPU (#%d) not listed by the BIOS.\n",
 968                         boot_cpu_physical_apicid);
 969                 physid_set(hard_smp_processor_id(), phys_cpu_present_map);
 970         }
 971         preempt_enable();
 972
 973         /*
 974          * If we couldn't find a local APIC, then get out of here now!
 975          */
 976         if (APIC_INTEGRATED(apic_version[boot_cpu_physical_apicid]) &&
 977             !cpu_has_apic) {
 978                 if (!disable_apic) {
 979                         pr_err("BIOS bug, local APIC #%d not detected!...\n",
 980                                 boot_cpu_physical_apicid);
 981                         pr_err("... forcing use of dummy APIC emulation."
 982                                 "(tell your hw vendor)\n");
 983                 }
 984                 smpboot_clear_io_apic();
 985                 disable_ioapic_support();
 986                 return -1;
 987         }
 988
 989         verify_local_APIC();
 990
 991         /*
 992          * If SMP should be disabled, then really disable it!
 993          */
 994         if (!max_cpus) {
 995                 printk(KERN_INFO "SMP mode deactivated.\n");
 996                 smpboot_clear_io_apic();
 997
 998                 connect_bsp_APIC();
 999                 setup_local_APIC();
1000                 bsp_end_local_APIC_setup();
1001                 return -1;
1002         }
1003
1004         return 0;
1005 }
1006
1007 static void __init smp_cpu_index_default(void)
1008 {
1009         int i;
1010         struct cpuinfo_x86 *c;
1011
1012         for_each_possible_cpu(i) {
1013                 c = &cpu_data(i);
1014                 /* mark all to hotplug */
1015                 c->cpu_index = nr_cpu_ids;
1016         }
1017 }
1018
1019 /*
1020  * Prepare for SMP bootup.  The MP table or ACPI has been read
1021  * earlier.  Just do some sanity checking here and enable APIC mode.
1022  */
1023 void __init native_smp_prepare_cpus(unsigned int max_cpus)
1024 {
1025         unsigned int i;
1026
1027         preempt_disable();
1028         smp_cpu_index_default();
1029
1030         /*
1031          * Setup boot CPU information
1032          */
1033         smp_store_cpu_info(0); /* Final full version of the data */
1034         cpumask_copy(cpu_callin_mask, cpumask_of(0));
1035         mb();
1036
1037         current_thread_info()->cpu = 0;  /* needed? */
1038         for_each_possible_cpu(i) {
1039                 zalloc_cpumask_var(&per_cpu(cpu_sibling_map, i), GFP_KERNEL);
1040                 zalloc_cpumask_var(&per_cpu(cpu_core_map, i), GFP_KERNEL);
1041                 zalloc_cpumask_var(&per_cpu(cpu_llc_shared_map, i), GFP_KERNEL);
1042         }
1043         set_cpu_sibling_map(0);
1044
1045
1046         if (smp_sanity_check(max_cpus) < 0) {
1047                 printk(KERN_INFO "SMP disabled\n");
1048                 disable_smp();
1049                 goto out;
1050         }
1051
1052         default_setup_apic_routing();
1053
1054         preempt_disable();
1055         if (read_apic_id() != boot_cpu_physical_apicid) {
1056                 panic("Boot APIC ID in local APIC unexpected (%d vs %d)",
1057                      read_apic_id(), boot_cpu_physical_apicid);
1058                 /* Or can we switch back to PIC here? */
1059         }
1060         preempt_enable();
1061
1062         connect_bsp_APIC();
1063
1064         /*
1065          * Switch from PIC to APIC mode.
1066          */
1067         setup_local_APIC();
1068
1069         /*
1070          * Enable IO APIC before setting up error vector
1071          */
1072         if (!skip_ioapic_setup && nr_ioapics)
1073                 enable_IO_APIC();
1074
1075         bsp_end_local_APIC_setup();
1076
1077         if (apic->setup_portio_remap)
1078                 apic->setup_portio_remap();
1079
1080         smpboot_setup_io_apic();
1081         /*
1082          * Set up local APIC timer on boot CPU.
1083          */
1084
1085         printk(KERN_INFO "CPU%d: ", 0);
1086         print_cpu_info(&cpu_data(0));
1087         x86_init.timers.setup_percpu_clockev();
1088
1089         if (is_uv_system())
1090                 uv_system_init();
1091
1092         set_mtrr_aps_delayed_init();
1093 out:
1094         preempt_enable();
1095 }
1096
1097 void arch_disable_nonboot_cpus_begin(void)
1098 {
1099         /*
1100          * Avoid the smp alternatives switch during the disable_nonboot_cpus().
1101          * In the suspend path, we will be back in the SMP mode shortly anyways.
1102          */
1103         skip_smp_alternatives = true;
1104 }
1105
1106 void arch_disable_nonboot_cpus_end(void)
1107 {
1108         skip_smp_alternatives = false;
1109 }
1110
1111 void arch_enable_nonboot_cpus_begin(void)
1112 {
1113         set_mtrr_aps_delayed_init();
1114 }
1115
1116 void arch_enable_nonboot_cpus_end(void)
1117 {
1118         mtrr_aps_init();
1119 }
1120
1121 /*
1122  * Early setup to make printk work.
1123  */
1124 void __init native_smp_prepare_boot_cpu(void)
1125 {
1126         int me = smp_processor_id();
1127         switch_to_new_gdt(me);
1128         /* already set me in cpu_online_mask in boot_cpu_init() */
1129         cpumask_set_cpu(me, cpu_callout_mask);
1130         per_cpu(cpu_state, me) = CPU_ONLINE;
1131 }
1132
1133 void __init native_smp_cpus_done(unsigned int max_cpus)
1134 {
1135         pr_debug("Boot done.\n");
1136
1137         nmi_selftest();
1138         impress_friends();
1139 #ifdef CONFIG_X86_IO_APIC
1140         setup_ioapic_dest();
1141 #endif
1142         mtrr_aps_init();
1143 }
1144
1145 static int __initdata setup_possible_cpus = -1;
1146 static int __init _setup_possible_cpus(char *str)
1147 {
1148         get_option(&str, &setup_possible_cpus);
1149         return 0;
1150 }
1151 early_param("possible_cpus", _setup_possible_cpus);
1152
1153
1154 /*
1155  * cpu_possible_mask should be static, it cannot change as cpu's
1156  * are onlined, or offlined. The reason is per-cpu data-structures
1157  * are allocated by some modules at init time, and dont expect to
1158  * do this dynamically on cpu arrival/departure.
1159  * cpu_present_mask on the other hand can change dynamically.
1160  * In case when cpu_hotplug is not compiled, then we resort to current
1161  * behaviour, which is cpu_possible == cpu_present.
1162  * - Ashok Raj
1163  *
1164  * Three ways to find out the number of additional hotplug CPUs:
1165  * - If the BIOS specified disabled CPUs in ACPI/mptables use that.
1166  * - The user can overwrite it with possible_cpus=NUM
1167  * - Otherwise don't reserve additional CPUs.
1168  * We do this because additional CPUs waste a lot of memory.
1169  * -AK
1170  */
1171 __init void prefill_possible_map(void)
1172 {
1173         int i, possible;
1174
1175         /* no processor from mptable or madt */
1176         if (!num_processors)
1177                 num_processors = 1;
1178
1179         i = setup_max_cpus ?: 1;
1180         if (setup_possible_cpus == -1) {
1181                 possible = num_processors;
1182 #ifdef CONFIG_HOTPLUG_CPU
1183                 if (setup_max_cpus)
1184                         possible += disabled_cpus;
1185 #else
1186                 if (possible > i)
1187                         possible = i;
1188 #endif
1189         } else
1190                 possible = setup_possible_cpus;
1191
1192         total_cpus = max_t(int, possible, num_processors + disabled_cpus);
1193
1194         /* nr_cpu_ids could be reduced via nr_cpus= */
1195         if (possible > nr_cpu_ids) {
1196                 printk(KERN_WARNING
1197                         "%d Processors exceeds NR_CPUS limit of %d\n",
1198                         possible, nr_cpu_ids);
1199                 possible = nr_cpu_ids;
1200         }
1201
1202 #ifdef CONFIG_HOTPLUG_CPU
1203         if (!setup_max_cpus)
1204 #endif
1205         if (possible > i) {
1206                 printk(KERN_WARNING
1207                         "%d Processors exceeds max_cpus limit of %u\n",
1208                         possible, setup_max_cpus);
1209                 possible = i;
1210         }
1211
1212         printk(KERN_INFO "SMP: Allowing %d CPUs, %d hotplug CPUs\n",
1213                 possible, max_t(int, possible - num_processors, 0));
1214
1215         for (i = 0; i < possible; i++)
1216                 set_cpu_possible(i, true);
1217         for (; i < NR_CPUS; i++)
1218                 set_cpu_possible(i, false);
1219
1220         nr_cpu_ids = possible;
1221 }
1222
1223 #ifdef CONFIG_HOTPLUG_CPU
1224
1225 static void remove_siblinginfo(int cpu)
1226 {
1227         int sibling;
1228         struct cpuinfo_x86 *c = &cpu_data(cpu);
1229
1230         for_each_cpu(sibling, cpu_core_mask(cpu)) {
1231                 cpumask_clear_cpu(cpu, cpu_core_mask(sibling));
1232                 /*/
1233                  * last thread sibling in this cpu core going down
1234                  */
1235                 if (cpumask_weight(cpu_sibling_mask(cpu)) == 1)
1236                         cpu_data(sibling).booted_cores--;
1237         }
1238
1239         for_each_cpu(sibling, cpu_sibling_mask(cpu))
1240                 cpumask_clear_cpu(cpu, cpu_sibling_mask(sibling));
1241         cpumask_clear(cpu_sibling_mask(cpu));
1242         cpumask_clear(cpu_core_mask(cpu));
1243         c->phys_proc_id = 0;
1244         c->cpu_core_id = 0;
1245         cpumask_clear_cpu(cpu, cpu_sibling_setup_mask);
1246 }
1247
1248 static void __ref remove_cpu_from_maps(int cpu)
1249 {
1250         set_cpu_online(cpu, false);
1251         cpumask_clear_cpu(cpu, cpu_callout_mask);
1252         cpumask_clear_cpu(cpu, cpu_callin_mask);
1253         /* was set by cpu_init() */
1254         cpumask_clear_cpu(cpu, cpu_initialized_mask);
1255         numa_remove_cpu(cpu);
1256 }
1257
1258 void cpu_disable_common(void)
1259 {
1260         int cpu = smp_processor_id();
1261
1262         remove_siblinginfo(cpu);
1263
1264         /* It's now safe to remove this processor from the online map */
1265         lock_vector_lock();
1266         remove_cpu_from_maps(cpu);
1267         unlock_vector_lock();
1268         fixup_irqs();
1269 }
1270
1271 int native_cpu_disable(void)
1272 {
1273         int cpu = smp_processor_id();
1274
1275         /*
1276          * Perhaps use cpufreq to drop frequency, but that could go
1277          * into generic code.
1278          *
1279          * We won't take down the boot processor on i386 due to some
1280          * interrupts only being able to be serviced by the BSP.
1281          * Especially so if we're not using an IOAPIC   -zwane
1282          */
1283         if (cpu == 0)
1284                 return -EBUSY;
1285
1286         clear_local_APIC();
1287
1288         cpu_disable_common();
1289         return 0;
1290 }
1291
1292 void native_cpu_die(unsigned int cpu)
1293 {
1294         /* We don't do anything here: idle task is faking death itself. */
1295         unsigned int i;
1296
1297         for (i = 0; i < 10; i++) {
1298                 /* They ack this in play_dead by setting CPU_DEAD */
1299                 if (per_cpu(cpu_state, cpu) == CPU_DEAD) {
1300                         if (system_state == SYSTEM_RUNNING)
1301                                 pr_info("CPU %u is now offline\n", cpu);
1302
1303                         if (1 == num_online_cpus())
1304                                 alternatives_smp_switch(0);
1305                         return;
1306                 }
1307                 msleep(100);
1308         }
1309         pr_err("CPU %u didn't die...\n", cpu);
1310 }
1311
1312 void play_dead_common(void)
1313 {
1314         idle_task_exit();
1315         reset_lazy_tlbstate();
1316         amd_e400_remove_cpu(raw_smp_processor_id());
1317
1318         mb();
1319         /* Ack it */
1320         __this_cpu_write(cpu_state, CPU_DEAD);
1321
1322         /*
1323          * With physical CPU hotplug, we should halt the cpu
1324          */
1325         local_irq_disable();
1326 }
1327
1328 /*
1329  * We need to flush the caches before going to sleep, lest we have
1330  * dirty data in our caches when we come back up.
1331  */
1332 static inline void mwait_play_dead(void)
1333 {
1334         unsigned int eax, ebx, ecx, edx;
1335         unsigned int highest_cstate = 0;
1336         unsigned int highest_subcstate = 0;
1337         int i;
1338         void *mwait_ptr;
1339         struct cpuinfo_x86 *c = __this_cpu_ptr(&cpu_info);
1340
1341         if (!(this_cpu_has(X86_FEATURE_MWAIT) && mwait_usable(c)))
1342                 return;
1343         if (!this_cpu_has(X86_FEATURE_CLFLSH))
1344                 return;
1345         if (__this_cpu_read(cpu_info.cpuid_level) < CPUID_MWAIT_LEAF)
1346                 return;
1347
1348         eax = CPUID_MWAIT_LEAF;
1349         ecx = 0;
1350         native_cpuid(&eax, &ebx, &ecx, &edx);
1351
1352         /*
1353          * eax will be 0 if EDX enumeration is not valid.
1354          * Initialized below to cstate, sub_cstate value when EDX is valid.
1355          */
1356         if (!(ecx & CPUID5_ECX_EXTENSIONS_SUPPORTED)) {
1357                 eax = 0;
1358         } else {
1359                 edx >>= MWAIT_SUBSTATE_SIZE;
1360                 for (i = 0; i < 7 && edx; i++, edx >>= MWAIT_SUBSTATE_SIZE) {
1361                         if (edx & MWAIT_SUBSTATE_MASK) {
1362                                 highest_cstate = i;
1363                                 highest_subcstate = edx & MWAIT_SUBSTATE_MASK;
1364                         }
1365                 }
1366                 eax = (highest_cstate << MWAIT_SUBSTATE_SIZE) |
1367                         (highest_subcstate - 1);
1368         }
1369
1370         /*
1371          * This should be a memory location in a cache line which is
1372          * unlikely to be touched by other processors.  The actual
1373          * content is immaterial as it is not actually modified in any way.
1374          */
1375         mwait_ptr = &current_thread_info()->flags;
1376
1377         wbinvd();
1378
1379         while (1) {
1380                 /*
1381                  * The CLFLUSH is a workaround for erratum AAI65 for
1382                  * the Xeon 7400 series.  It's not clear it is actually
1383                  * needed, but it should be harmless in either case.
1384                  * The WBINVD is insufficient due to the spurious-wakeup
1385                  * case where we return around the loop.
1386                  */
1387                 clflush(mwait_ptr);
1388                 __monitor(mwait_ptr, 0, 0);
1389                 mb();
1390                 __mwait(eax, 0);
1391         }
1392 }
1393
1394 static inline void hlt_play_dead(void)
1395 {
1396         if (__this_cpu_read(cpu_info.x86) >= 4)
1397                 wbinvd();
1398
1399         while (1) {
1400                 native_halt();
1401         }
1402 }
1403
1404 void native_play_dead(void)
1405 {
1406         play_dead_common();
1407         tboot_shutdown(TB_SHUTDOWN_WFS);
1408
1409         mwait_play_dead();      /* Only returns on failure */
1410         if (cpuidle_play_dead())
1411                 hlt_play_dead();
1412 }
1413
1414 #else /* ... !CONFIG_HOTPLUG_CPU */
1415 int native_cpu_disable(void)
1416 {
1417         return -ENOSYS;
1418 }
1419
1420 void native_cpu_die(unsigned int cpu)
1421 {
1422         /* We said "no" in __cpu_disable */
1423         BUG();
1424 }
1425
1426 void native_play_dead(void)
1427 {
1428         BUG();
1429 }
1430
1431 #endif