drivers/net/ethernet/mellanox/mlx4/mlx4.h

   1 /*
   2  * Copyright (c) 2004, 2005 Topspin Communications.  All rights reserved.
   3  * Copyright (c) 2005 Sun Microsystems, Inc. All rights reserved.
   4  * Copyright (c) 2005, 2006, 2007 Cisco Systems.  All rights reserved.
   5  * Copyright (c) 2005, 2006, 2007, 2008 Mellanox Technologies. All rights reserved.
   6  * Copyright (c) 2004 Voltaire, Inc. All rights reserved.
   7  *
   8  * This software is available to you under a choice of one of two
   9  * licenses.  You may choose to be licensed under the terms of the GNU
  10  * General Public License (GPL) Version 2, available from the file
  11  * COPYING in the main directory of this source tree, or the
  12  * OpenIB.org BSD license below:
  13  *
  14  *     Redistribution and use in source and binary forms, with or
  15  *     without modification, are permitted provided that the following
  16  *     conditions are met:
  17  *
  18  *      - Redistributions of source code must retain the above
  19  *        copyright notice, this list of conditions and the following
  20  *        disclaimer.
  21  *
  22  *      - Redistributions in binary form must reproduce the above
  23  *        copyright notice, this list of conditions and the following
  24  *        disclaimer in the documentation and/or other materials
  25  *        provided with the distribution.
  26  *
  27  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
  28  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
  29  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
  30  * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS
  31  * BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN
  32  * ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
  33  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  34  * SOFTWARE.
  35  */
  36
  37 #ifndef MLX4_H
  38 #define MLX4_H
  39
  40 #include <linux/mutex.h>
  41 #include <linux/radix-tree.h>
  42 #include <linux/rbtree.h>
  43 #include <linux/timer.h>
  44 #include <linux/semaphore.h>
  45 #include <linux/workqueue.h>
  46 #include <linux/interrupt.h>
  47 #include <linux/spinlock.h>
  48 #include <net/devlink.h>
  49 #include <linux/rwsem.h>
  50
  51 #include <linux/mlx4/device.h>
  52 #include <linux/mlx4/driver.h>
  53 #include <linux/mlx4/doorbell.h>
  54 #include <linux/mlx4/cmd.h>
  55 #include "fw_qos.h"
  56
  57 #define DRV_NAME        "mlx4_core"
  58 #define PFX             DRV_NAME ": "
  59 #define DRV_VERSION     "2.2-1"
  60 #define DRV_RELDATE     "Feb, 2014"
  61
  62 #define MLX4_FS_UDP_UC_EN               (1 << 1)
  63 #define MLX4_FS_TCP_UC_EN               (1 << 2)
  64 #define MLX4_FS_NUM_OF_L2_ADDR          8
  65 #define MLX4_FS_MGM_LOG_ENTRY_SIZE      7
  66 #define MLX4_FS_NUM_MCG                 (1 << 17)
  67
  68 #define INIT_HCA_TPT_MW_ENABLE          (1 << 7)
  69
  70 #define MLX4_QUERY_IF_STAT_RESET        BIT(31)
  71
  72 enum {
  73         MLX4_HCR_BASE           = 0x80680,
  74         MLX4_HCR_SIZE           = 0x0001c,
  75         MLX4_CLR_INT_SIZE       = 0x00008,
  76         MLX4_SLAVE_COMM_BASE    = 0x0,
  77         MLX4_COMM_PAGESIZE      = 0x1000,
  78         MLX4_CLOCK_SIZE         = 0x00008,
  79         MLX4_COMM_CHAN_CAPS     = 0x8,
  80         MLX4_COMM_CHAN_FLAGS    = 0xc
  81 };
  82
  83 enum {
  84         MLX4_DEFAULT_MGM_LOG_ENTRY_SIZE = 10,
  85         MLX4_MIN_MGM_LOG_ENTRY_SIZE = 7,
  86         MLX4_MAX_MGM_LOG_ENTRY_SIZE = 12,
  87         MLX4_MAX_QP_PER_MGM = 4 * ((1 << MLX4_MAX_MGM_LOG_ENTRY_SIZE) / 16 - 2),
  88         MLX4_MTT_ENTRY_PER_SEG  = 8,
  89 };
  90
  91 enum {
  92         MLX4_NUM_PDS            = 1 << 15
  93 };
  94
  95 enum {
  96         MLX4_CMPT_TYPE_QP       = 0,
  97         MLX4_CMPT_TYPE_SRQ      = 1,
  98         MLX4_CMPT_TYPE_CQ       = 2,
  99         MLX4_CMPT_TYPE_EQ       = 3,
 100         MLX4_CMPT_NUM_TYPE
 101 };
 102
 103 enum {
 104         MLX4_CMPT_SHIFT         = 24,
 105         MLX4_NUM_CMPTS          = MLX4_CMPT_NUM_TYPE << MLX4_CMPT_SHIFT
 106 };
 107
 108 enum mlx4_mpt_state {
 109         MLX4_MPT_DISABLED = 0,
 110         MLX4_MPT_EN_HW,
 111         MLX4_MPT_EN_SW
 112 };
 113
 114 #define MLX4_COMM_TIME          10000
 115 #define MLX4_COMM_OFFLINE_TIME_OUT 30000
 116 #define MLX4_COMM_CMD_NA_OP    0x0
 117
 118
 119 enum {
 120         MLX4_COMM_CMD_RESET,
 121         MLX4_COMM_CMD_VHCR0,
 122         MLX4_COMM_CMD_VHCR1,
 123         MLX4_COMM_CMD_VHCR2,
 124         MLX4_COMM_CMD_VHCR_EN,
 125         MLX4_COMM_CMD_VHCR_POST,
 126         MLX4_COMM_CMD_FLR = 254
 127 };
 128
 129 enum {
 130         MLX4_VF_SMI_DISABLED,
 131         MLX4_VF_SMI_ENABLED
 132 };
 133
 134 /*The flag indicates that the slave should delay the RESET cmd*/
 135 #define MLX4_DELAY_RESET_SLAVE 0xbbbbbbb
 136 /*indicates how many retries will be done if we are in the middle of FLR*/
 137 #define NUM_OF_RESET_RETRIES    10
 138 #define SLEEP_TIME_IN_RESET     (2 * 1000)
 139 enum mlx4_resource {
 140         RES_QP,
 141         RES_CQ,
 142         RES_SRQ,
 143         RES_XRCD,
 144         RES_MPT,
 145         RES_MTT,
 146         RES_MAC,
 147         RES_VLAN,
 148         RES_EQ,
 149         RES_COUNTER,
 150         RES_FS_RULE,
 151         MLX4_NUM_OF_RESOURCE_TYPE
 152 };
 153
 154 enum mlx4_alloc_mode {
 155         RES_OP_RESERVE,
 156         RES_OP_RESERVE_AND_MAP,
 157         RES_OP_MAP_ICM,
 158 };
 159
 160 enum mlx4_res_tracker_free_type {
 161         RES_TR_FREE_ALL,
 162         RES_TR_FREE_SLAVES_ONLY,
 163         RES_TR_FREE_STRUCTS_ONLY,
 164 };
 165
 166 /*
 167  *Virtual HCR structures.
 168  * mlx4_vhcr is the sw representation, in machine endianness
 169  *
 170  * mlx4_vhcr_cmd is the formalized structure, the one that is passed
 171  * to FW to go through communication channel.
 172  * It is big endian, and has the same structure as the physical HCR
 173  * used by command interface
 174  */
 175 struct mlx4_vhcr {
 176         u64     in_param;
 177         u64     out_param;
 178         u32     in_modifier;
 179         u32     errno;
 180         u16     op;
 181         u16     token;
 182         u8      op_modifier;
 183         u8      e_bit;
 184 };
 185
 186 struct mlx4_vhcr_cmd {
 187         __be64 in_param;
 188         __be32 in_modifier;
 189         u32 reserved1;
 190         __be64 out_param;
 191         __be16 token;
 192         u16 reserved;
 193         u8 status;
 194         u8 flags;
 195         __be16 opcode;
 196 };
 197
 198 struct mlx4_cmd_info {
 199         u16 opcode;
 200         bool has_inbox;
 201         bool has_outbox;
 202         bool out_is_imm;
 203         bool encode_slave_id;
 204         int (*verify)(struct mlx4_dev *dev, int slave, struct mlx4_vhcr *vhcr,
 205                       struct mlx4_cmd_mailbox *inbox);
 206         int (*wrapper)(struct mlx4_dev *dev, int slave, struct mlx4_vhcr *vhcr,
 207                        struct mlx4_cmd_mailbox *inbox,
 208                        struct mlx4_cmd_mailbox *outbox,
 209                        struct mlx4_cmd_info *cmd);
 210 };
 211
 212 #ifdef CONFIG_MLX4_DEBUG
 213 extern int mlx4_debug_level;
 214 #else /* CONFIG_MLX4_DEBUG */
 215 #define mlx4_debug_level        (0)
 216 #endif /* CONFIG_MLX4_DEBUG */
 217
 218 #define mlx4_dbg(mdev, format, ...)                                     \
 219 do {                                                                    \
 220         if (mlx4_debug_level)                                           \
 221                 dev_printk(KERN_DEBUG,                                  \
 222                            &(mdev)->persist->pdev->dev, format,         \
 223                            ##__VA_ARGS__);                              \
 224 } while (0)
 225
 226 #define mlx4_err(mdev, format, ...)                                     \
 227         dev_err(&(mdev)->persist->pdev->dev, format, ##__VA_ARGS__)
 228 #define mlx4_info(mdev, format, ...)                                    \
 229         dev_info(&(mdev)->persist->pdev->dev, format, ##__VA_ARGS__)
 230 #define mlx4_warn(mdev, format, ...)                                    \
 231         dev_warn(&(mdev)->persist->pdev->dev, format, ##__VA_ARGS__)
 232
 233 extern int mlx4_log_num_mgm_entry_size;
 234 extern int log_mtts_per_seg;
 235 extern int mlx4_internal_err_reset;
 236
 237 #define MLX4_MAX_NUM_SLAVES     (min(MLX4_MAX_NUM_PF + MLX4_MAX_NUM_VF, \
 238                                      MLX4_MFUNC_MAX))
 239 #define ALL_SLAVES 0xff
 240
 241 struct mlx4_bitmap {
 242         u32                     last;
 243         u32                     top;
 244         u32                     max;
 245         u32                     reserved_top;
 246         u32                     mask;
 247         u32                     avail;
 248         u32                     effective_len;
 249         spinlock_t              lock;
 250         unsigned long          *table;
 251 };
 252
 253 struct mlx4_buddy {
 254         unsigned long         **bits;
 255         unsigned int           *num_free;
 256         u32                     max_order;
 257         spinlock_t              lock;
 258 };
 259
 260 struct mlx4_icm;
 261
 262 struct mlx4_icm_table {
 263         u64                     virt;
 264         int                     num_icm;
 265         u32                     num_obj;
 266         int                     obj_size;
 267         int                     lowmem;
 268         int                     coherent;
 269         struct mutex            mutex;
 270         struct mlx4_icm       **icm;
 271 };
 272
 273 #define MLX4_MPT_FLAG_SW_OWNS       (0xfUL << 28)
 274 #define MLX4_MPT_FLAG_FREE          (0x3UL << 28)
 275 #define MLX4_MPT_FLAG_MIO           (1 << 17)
 276 #define MLX4_MPT_FLAG_BIND_ENABLE   (1 << 15)
 277 #define MLX4_MPT_FLAG_PHYSICAL      (1 <<  9)
 278 #define MLX4_MPT_FLAG_REGION        (1 <<  8)
 279
 280 #define MLX4_MPT_PD_MASK            (0x1FFFFUL)
 281 #define MLX4_MPT_PD_VF_MASK         (0xFE0000UL)
 282 #define MLX4_MPT_PD_FLAG_FAST_REG   (1 << 27)
 283 #define MLX4_MPT_PD_FLAG_RAE        (1 << 28)
 284 #define MLX4_MPT_PD_FLAG_EN_INV     (3 << 24)
 285
 286 #define MLX4_MPT_QP_FLAG_BOUND_QP   (1 << 7)
 287
 288 #define MLX4_MPT_STATUS_SW              0xF0
 289 #define MLX4_MPT_STATUS_HW              0x00
 290
 291 #define MLX4_CQE_SIZE_MASK_STRIDE       0x3
 292 #define MLX4_EQE_SIZE_MASK_STRIDE       0x30
 293
 294 #define MLX4_EQ_ASYNC                   0
 295 #define MLX4_EQ_TO_CQ_VECTOR(vector)    ((vector) - \
 296                                          !!((int)(vector) >= MLX4_EQ_ASYNC))
 297 #define MLX4_CQ_TO_EQ_VECTOR(vector)    ((vector) + \
 298                                          !!((int)(vector) >= MLX4_EQ_ASYNC))
 299
 300 /*
 301  * Must be packed because mtt_seg is 64 bits but only aligned to 32 bits.
 302  */
 303 struct mlx4_mpt_entry {
 304         __be32 flags;
 305         __be32 qpn;
 306         __be32 key;
 307         __be32 pd_flags;
 308         __be64 start;
 309         __be64 length;
 310         __be32 lkey;
 311         __be32 win_cnt;
 312         u8      reserved1[3];
 313         u8      mtt_rep;
 314         __be64 mtt_addr;
 315         __be32 mtt_sz;
 316         __be32 entity_size;
 317         __be32 first_byte_offset;
 318 } __packed;
 319
 320 /*
 321  * Must be packed because start is 64 bits but only aligned to 32 bits.
 322  */
 323 struct mlx4_eq_context {
 324         __be32                  flags;
 325         u16                     reserved1[3];
 326         __be16                  page_offset;
 327         u8                      log_eq_size;
 328         u8                      reserved2[4];
 329         u8                      eq_period;
 330         u8                      reserved3;
 331         u8                      eq_max_count;
 332         u8                      reserved4[3];
 333         u8                      intr;
 334         u8                      log_page_size;
 335         u8                      reserved5[2];
 336         u8                      mtt_base_addr_h;
 337         __be32                  mtt_base_addr_l;
 338         u32                     reserved6[2];
 339         __be32                  consumer_index;
 340         __be32                  producer_index;
 341         u32                     reserved7[4];
 342 };
 343
 344 struct mlx4_cq_context {
 345         __be32                  flags;
 346         u16                     reserved1[3];
 347         __be16                  page_offset;
 348         __be32                  logsize_usrpage;
 349         __be16                  cq_period;
 350         __be16                  cq_max_count;
 351         u8                      reserved2[3];
 352         u8                      comp_eqn;
 353         u8                      log_page_size;
 354         u8                      reserved3[2];
 355         u8                      mtt_base_addr_h;
 356         __be32                  mtt_base_addr_l;
 357         __be32                  last_notified_index;
 358         __be32                  solicit_producer_index;
 359         __be32                  consumer_index;
 360         __be32                  producer_index;
 361         u32                     reserved4[2];
 362         __be64                  db_rec_addr;
 363 };
 364
 365 struct mlx4_srq_context {
 366         __be32                  state_logsize_srqn;
 367         u8                      logstride;
 368         u8                      reserved1;
 369         __be16                  xrcd;
 370         __be32                  pg_offset_cqn;
 371         u32                     reserved2;
 372         u8                      log_page_size;
 373         u8                      reserved3[2];
 374         u8                      mtt_base_addr_h;
 375         __be32                  mtt_base_addr_l;
 376         __be32                  pd;
 377         __be16                  limit_watermark;
 378         __be16                  wqe_cnt;
 379         u16                     reserved4;
 380         __be16                  wqe_counter;
 381         u32                     reserved5;
 382         __be64                  db_rec_addr;
 383 };
 384
 385 struct mlx4_eq_tasklet {
 386         struct list_head list;
 387         struct list_head process_list;
 388         struct tasklet_struct task;
 389         /* lock on completion tasklet list */
 390         spinlock_t lock;
 391 };
 392
 393 struct mlx4_eq {
 394         struct mlx4_dev        *dev;
 395         void __iomem           *doorbell;
 396         int                     eqn;
 397         u32                     cons_index;
 398         u16                     irq;
 399         u16                     have_irq;
 400         int                     nent;
 401         struct mlx4_buf_list   *page_list;
 402         struct mlx4_mtt         mtt;
 403         struct mlx4_eq_tasklet  tasklet_ctx;
 404         struct mlx4_active_ports actv_ports;
 405         u32                     ref_count;
 406         cpumask_var_t           affinity_mask;
 407 };
 408
 409 struct mlx4_slave_eqe {
 410         u8 type;
 411         u8 port;
 412         u32 param;
 413 };
 414
 415 struct mlx4_slave_event_eq_info {
 416         int eqn;
 417         u16 token;
 418 };
 419
 420 struct mlx4_profile {
 421         int                     num_qp;
 422         int                     rdmarc_per_qp;
 423         int                     num_srq;
 424         int                     num_cq;
 425         int                     num_mcg;
 426         int                     num_mpt;
 427         unsigned                num_mtt;
 428 };
 429
 430 struct mlx4_fw {
 431         u64                     clr_int_base;
 432         u64                     catas_offset;
 433         u64                     comm_base;
 434         u64                     clock_offset;
 435         struct mlx4_icm        *fw_icm;
 436         struct mlx4_icm        *aux_icm;
 437         u32                     catas_size;
 438         u16                     fw_pages;
 439         u8                      clr_int_bar;
 440         u8                      catas_bar;
 441         u8                      comm_bar;
 442         u8                      clock_bar;
 443 };
 444
 445 struct mlx4_comm {
 446         u32                     slave_write;
 447         u32                     slave_read;
 448 };
 449
 450 enum {
 451         MLX4_MCAST_CONFIG       = 0,
 452         MLX4_MCAST_DISABLE      = 1,
 453         MLX4_MCAST_ENABLE       = 2,
 454 };
 455
 456 #define VLAN_FLTR_SIZE  128
 457
 458 struct mlx4_vlan_fltr {
 459         __be32 entry[VLAN_FLTR_SIZE];
 460 };
 461
 462 struct mlx4_mcast_entry {
 463         struct list_head list;
 464         u64 addr;
 465 };
 466
 467 struct mlx4_promisc_qp {
 468         struct list_head list;
 469         u32 qpn;
 470 };
 471
 472 struct mlx4_steer_index {
 473         struct list_head list;
 474         unsigned int index;
 475         struct list_head duplicates;
 476 };
 477
 478 #define MLX4_EVENT_TYPES_NUM 64
 479
 480 struct mlx4_slave_state {
 481         u8 comm_toggle;
 482         u8 last_cmd;
 483         u8 init_port_mask;
 484         bool active;
 485         bool old_vlan_api;
 486         u8 function;
 487         dma_addr_t vhcr_dma;
 488         u16 mtu[MLX4_MAX_PORTS + 1];
 489         __be32 ib_cap_mask[MLX4_MAX_PORTS + 1];
 490         struct mlx4_slave_eqe eq[MLX4_MFUNC_MAX_EQES];
 491         struct list_head mcast_filters[MLX4_MAX_PORTS + 1];
 492         struct mlx4_vlan_fltr *vlan_filter[MLX4_MAX_PORTS + 1];
 493         /* event type to eq number lookup */
 494         struct mlx4_slave_event_eq_info event_eq[MLX4_EVENT_TYPES_NUM];
 495         u16 eq_pi;
 496         u16 eq_ci;
 497         spinlock_t lock;
 498         /*initialized via the kzalloc*/
 499         u8 is_slave_going_down;
 500         u32 cookie;
 501         enum slave_port_state port_state[MLX4_MAX_PORTS + 1];
 502 };
 503
 504 #define MLX4_VGT 4095
 505 #define NO_INDX  (-1)
 506
 507 struct mlx4_vport_state {
 508         u64 mac;
 509         u16 default_vlan;
 510         u8  default_qos;
 511         u32 tx_rate;
 512         bool spoofchk;
 513         u32 link_state;
 514         u8 qos_vport;
 515         __be64 guid;
 516 };
 517
 518 struct mlx4_vf_admin_state {
 519         struct mlx4_vport_state vport[MLX4_MAX_PORTS + 1];
 520         u8 enable_smi[MLX4_MAX_PORTS + 1];
 521 };
 522
 523 struct mlx4_vport_oper_state {
 524         struct mlx4_vport_state state;
 525         int mac_idx;
 526         int vlan_idx;
 527 };
 528
 529 struct mlx4_vf_oper_state {
 530         struct mlx4_vport_oper_state vport[MLX4_MAX_PORTS + 1];
 531         u8 smi_enabled[MLX4_MAX_PORTS + 1];
 532 };
 533
 534 struct slave_list {
 535         struct mutex mutex;
 536         struct list_head res_list[MLX4_NUM_OF_RESOURCE_TYPE];
 537 };
 538
 539 struct resource_allocator {
 540         spinlock_t alloc_lock; /* protect quotas */
 541         union {
 542                 int res_reserved;
 543                 int res_port_rsvd[MLX4_MAX_PORTS];
 544         };
 545         union {
 546                 int res_free;
 547                 int res_port_free[MLX4_MAX_PORTS];
 548         };
 549         int *quota;
 550         int *allocated;
 551         int *guaranteed;
 552 };
 553
 554 struct mlx4_resource_tracker {
 555         spinlock_t lock;
 556         /* tree for each resources */
 557         struct rb_root res_tree[MLX4_NUM_OF_RESOURCE_TYPE];
 558         /* num_of_slave's lists, one per slave */
 559         struct slave_list *slave_list;
 560         struct resource_allocator res_alloc[MLX4_NUM_OF_RESOURCE_TYPE];
 561 };
 562
 563 #define SLAVE_EVENT_EQ_SIZE     128
 564 struct mlx4_slave_event_eq {
 565         u32 eqn;
 566         u32 cons;
 567         u32 prod;
 568         spinlock_t event_lock;
 569         struct mlx4_eqe event_eqe[SLAVE_EVENT_EQ_SIZE];
 570 };
 571
 572 struct mlx4_qos_manager {
 573         int num_of_qos_vfs;
 574         DECLARE_BITMAP(priority_bm, MLX4_NUM_UP);
 575 };
 576
 577 struct mlx4_master_qp0_state {
 578         int proxy_qp0_active;
 579         int qp0_active;
 580         int port_active;
 581 };
 582
 583 struct mlx4_mfunc_master_ctx {
 584         struct mlx4_slave_state *slave_state;
 585         struct mlx4_vf_admin_state *vf_admin;
 586         struct mlx4_vf_oper_state *vf_oper;
 587         struct mlx4_master_qp0_state qp0_state[MLX4_MAX_PORTS + 1];
 588         int                     init_port_ref[MLX4_MAX_PORTS + 1];
 589         u16                     max_mtu[MLX4_MAX_PORTS + 1];
 590         u8                      pptx;
 591         u8                      pprx;
 592         int                     disable_mcast_ref[MLX4_MAX_PORTS + 1];
 593         struct mlx4_resource_tracker res_tracker;
 594         struct workqueue_struct *comm_wq;
 595         struct work_struct      comm_work;
 596         struct work_struct      slave_event_work;
 597         struct work_struct      slave_flr_event_work;
 598         spinlock_t              slave_state_lock;
 599         __be32                  comm_arm_bit_vector[4];
 600         struct mlx4_eqe         cmd_eqe;
 601         struct mlx4_slave_event_eq slave_eq;
 602         struct mutex            gen_eqe_mutex[MLX4_MFUNC_MAX];
 603         struct mlx4_qos_manager qos_ctl[MLX4_MAX_PORTS + 1];
 604 };
 605
 606 struct mlx4_mfunc {
 607         struct mlx4_comm __iomem       *comm;
 608         struct mlx4_vhcr_cmd           *vhcr;
 609         dma_addr_t                      vhcr_dma;
 610
 611         struct mlx4_mfunc_master_ctx    master;
 612 };
 613
 614 #define MGM_QPN_MASK       0x00FFFFFF
 615 #define MGM_BLCK_LB_BIT    30
 616
 617 struct mlx4_mgm {
 618         __be32                  next_gid_index;
 619         __be32                  members_count;
 620         u32                     reserved[2];
 621         u8                      gid[16];
 622         __be32                  qp[MLX4_MAX_QP_PER_MGM];
 623 };
 624
 625 struct mlx4_cmd {
 626         struct pci_pool        *pool;
 627         void __iomem           *hcr;
 628         struct mutex            slave_cmd_mutex;
 629         struct semaphore        poll_sem;
 630         struct semaphore        event_sem;
 631         struct rw_semaphore     switch_sem;
 632         int                     max_cmds;
 633         spinlock_t              context_lock;
 634         int                     free_head;
 635         struct mlx4_cmd_context *context;
 636         u16                     token_mask;
 637         u8                      use_events;
 638         u8                      toggle;
 639         u8                      comm_toggle;
 640         u8                      initialized;
 641 };
 642
 643 enum {
 644         MLX4_VF_IMMED_VLAN_FLAG_VLAN = 1 << 0,
 645         MLX4_VF_IMMED_VLAN_FLAG_QOS = 1 << 1,
 646         MLX4_VF_IMMED_VLAN_FLAG_LINK_DISABLE = 1 << 2,
 647 };
 648 struct mlx4_vf_immed_vlan_work {
 649         struct work_struct      work;
 650         struct mlx4_priv        *priv;
 651         int                     flags;
 652         int                     slave;
 653         int                     vlan_ix;
 654         int                     orig_vlan_ix;
 655         u8                      port;
 656         u8                      qos;
 657         u8                      qos_vport;
 658         u16                     vlan_id;
 659         u16                     orig_vlan_id;
 660 };
 661
 662
 663 struct mlx4_uar_table {
 664         struct mlx4_bitmap      bitmap;
 665 };
 666
 667 struct mlx4_mr_table {
 668         struct mlx4_bitmap      mpt_bitmap;
 669         struct mlx4_buddy       mtt_buddy;
 670         u64                     mtt_base;
 671         u64                     mpt_base;
 672         struct mlx4_icm_table   mtt_table;
 673         struct mlx4_icm_table   dmpt_table;
 674 };
 675
 676 struct mlx4_cq_table {
 677         struct mlx4_bitmap      bitmap;
 678         spinlock_t              lock;
 679         struct radix_tree_root  tree;
 680         struct mlx4_icm_table   table;
 681         struct mlx4_icm_table   cmpt_table;
 682 };
 683
 684 struct mlx4_eq_table {
 685         struct mlx4_bitmap      bitmap;
 686         char                   *irq_names;
 687         void __iomem           *clr_int;
 688         void __iomem          **uar_map;
 689         u32                     clr_mask;
 690         struct mlx4_eq         *eq;
 691         struct mlx4_icm_table   table;
 692         struct mlx4_icm_table   cmpt_table;
 693         int                     have_irq;
 694         u8                      inta_pin;
 695 };
 696
 697 struct mlx4_srq_table {
 698         struct mlx4_bitmap      bitmap;
 699         spinlock_t              lock;
 700         struct radix_tree_root  tree;
 701         struct mlx4_icm_table   table;
 702         struct mlx4_icm_table   cmpt_table;
 703 };
 704
 705 enum mlx4_qp_table_zones {
 706         MLX4_QP_TABLE_ZONE_GENERAL,
 707         MLX4_QP_TABLE_ZONE_RSS,
 708         MLX4_QP_TABLE_ZONE_RAW_ETH,
 709         MLX4_QP_TABLE_ZONE_NUM
 710 };
 711
 712 struct mlx4_qp_table {
 713         struct mlx4_bitmap      *bitmap_gen;
 714         struct mlx4_zone_allocator *zones;
 715         u32                     zones_uids[MLX4_QP_TABLE_ZONE_NUM];
 716         u32                     rdmarc_base;
 717         int                     rdmarc_shift;
 718         spinlock_t              lock;
 719         struct mlx4_icm_table   qp_table;
 720         struct mlx4_icm_table   auxc_table;
 721         struct mlx4_icm_table   altc_table;
 722         struct mlx4_icm_table   rdmarc_table;
 723         struct mlx4_icm_table   cmpt_table;
 724 };
 725
 726 struct mlx4_mcg_table {
 727         struct mutex            mutex;
 728         struct mlx4_bitmap      bitmap;
 729         struct mlx4_icm_table   table;
 730 };
 731
 732 struct mlx4_catas_err {
 733         u32 __iomem            *map;
 734         struct timer_list       timer;
 735         struct list_head        list;
 736 };
 737
 738 #define MLX4_MAX_MAC_NUM        128
 739 #define MLX4_MAC_TABLE_SIZE     (MLX4_MAX_MAC_NUM << 3)
 740
 741 struct mlx4_mac_table {
 742         __be64                  entries[MLX4_MAX_MAC_NUM];
 743         int                     refs[MLX4_MAX_MAC_NUM];
 744         bool                    is_dup[MLX4_MAX_MAC_NUM];
 745         struct mutex            mutex;
 746         int                     total;
 747         int                     max;
 748 };
 749
 750 #define MLX4_ROCE_GID_ENTRY_SIZE        16
 751
 752 struct mlx4_roce_gid_entry {
 753         u8 raw[MLX4_ROCE_GID_ENTRY_SIZE];
 754 };
 755
 756 struct mlx4_roce_gid_table {
 757         struct mlx4_roce_gid_entry      roce_gids[MLX4_ROCE_MAX_GIDS];
 758         struct mutex                    mutex;
 759 };
 760
 761 #define MLX4_MAX_VLAN_NUM       128
 762 #define MLX4_VLAN_TABLE_SIZE    (MLX4_MAX_VLAN_NUM << 2)
 763
 764 struct mlx4_vlan_table {
 765         __be32                  entries[MLX4_MAX_VLAN_NUM];
 766         int                     refs[MLX4_MAX_VLAN_NUM];
 767         int                     is_dup[MLX4_MAX_VLAN_NUM];
 768         struct mutex            mutex;
 769         int                     total;
 770         int                     max;
 771 };
 772
 773 #define SET_PORT_GEN_ALL_VALID          0x7
 774 #define SET_PORT_PROMISC_SHIFT          31
 775 #define SET_PORT_MC_PROMISC_SHIFT       30
 776
 777 enum {
 778         MCAST_DIRECT_ONLY       = 0,
 779         MCAST_DIRECT            = 1,
 780         MCAST_DEFAULT           = 2
 781 };
 782
 783
 784 struct mlx4_set_port_general_context {
 785         u16 reserved1;
 786         u8 v_ignore_fcs;
 787         u8 flags;
 788         union {
 789                 u8 ignore_fcs;
 790                 u8 roce_mode;
 791         };
 792         u8 reserved2;
 793         __be16 mtu;
 794         u8 pptx;
 795         u8 pfctx;
 796         u16 reserved3;
 797         u8 pprx;
 798         u8 pfcrx;
 799         u16 reserved4;
 800         u32 reserved5;
 801         u8 phv_en;
 802         u8 reserved6[3];
 803 };
 804
 805 struct mlx4_set_port_rqp_calc_context {
 806         __be32 base_qpn;
 807         u8 rererved;
 808         u8 n_mac;
 809         u8 n_vlan;
 810         u8 n_prio;
 811         u8 reserved2[3];
 812         u8 mac_miss;
 813         u8 intra_no_vlan;
 814         u8 no_vlan;
 815         u8 intra_vlan_miss;
 816         u8 vlan_miss;
 817         u8 reserved3[3];
 818         u8 no_vlan_prio;
 819         __be32 promisc;
 820         __be32 mcast;
 821 };
 822
 823 struct mlx4_port_info {
 824         struct mlx4_dev        *dev;
 825         int                     port;
 826         char                    dev_name[16];
 827         struct device_attribute port_attr;
 828         enum mlx4_port_type     tmp_type;
 829         char                    dev_mtu_name[16];
 830         struct device_attribute port_mtu_attr;
 831         struct mlx4_mac_table   mac_table;
 832         struct mlx4_vlan_table  vlan_table;
 833         struct mlx4_roce_gid_table gid_table;
 834         int                     base_qpn;
 835         struct cpu_rmap         *rmap;
 836         struct devlink_port     devlink_port;
 837 };
 838
 839 struct mlx4_sense {
 840         struct mlx4_dev         *dev;
 841         u8                      do_sense_port[MLX4_MAX_PORTS + 1];
 842         u8                      sense_allowed[MLX4_MAX_PORTS + 1];
 843         struct delayed_work     sense_poll;
 844 };
 845
 846 struct mlx4_msix_ctl {
 847         DECLARE_BITMAP(pool_bm, MAX_MSIX);
 848         struct mutex    pool_lock;
 849 };
 850
 851 struct mlx4_steer {
 852         struct list_head promisc_qps[MLX4_NUM_STEERS];
 853         struct list_head steer_entries[MLX4_NUM_STEERS];
 854 };
 855
 856 enum {
 857         MLX4_PCI_DEV_IS_VF              = 1 << 0,
 858         MLX4_PCI_DEV_FORCE_SENSE_PORT   = 1 << 1,
 859 };
 860
 861 enum {
 862         MLX4_NO_RR      = 0,
 863         MLX4_USE_RR     = 1,
 864 };
 865
 866 struct mlx4_priv {
 867         struct mlx4_dev         dev;
 868
 869         struct list_head        dev_list;
 870         struct list_head        ctx_list;
 871         spinlock_t              ctx_lock;
 872
 873         int                     pci_dev_data;
 874         int                     removed;
 875
 876         struct list_head        pgdir_list;
 877         struct mutex            pgdir_mutex;
 878
 879         struct mlx4_fw          fw;
 880         struct mlx4_cmd         cmd;
 881         struct mlx4_mfunc       mfunc;
 882
 883         struct mlx4_bitmap      pd_bitmap;
 884         struct mlx4_bitmap      xrcd_bitmap;
 885         struct mlx4_uar_table   uar_table;
 886         struct mlx4_mr_table    mr_table;
 887         struct mlx4_cq_table    cq_table;
 888         struct mlx4_eq_table    eq_table;
 889         struct mlx4_srq_table   srq_table;
 890         struct mlx4_qp_table    qp_table;
 891         struct mlx4_mcg_table   mcg_table;
 892         struct mlx4_bitmap      counters_bitmap;
 893         int                     def_counter[MLX4_MAX_PORTS];
 894
 895         struct mlx4_catas_err   catas_err;
 896
 897         void __iomem           *clr_base;
 898
 899         struct mlx4_uar         driver_uar;
 900         void __iomem           *kar;
 901         struct mlx4_port_info   port[MLX4_MAX_PORTS + 1];
 902         struct mlx4_sense       sense;
 903         struct mutex            port_mutex;
 904         struct mlx4_msix_ctl    msix_ctl;
 905         struct mlx4_steer       *steer;
 906         struct list_head        bf_list;
 907         struct mutex            bf_mutex;
 908         struct io_mapping       *bf_mapping;
 909         void __iomem            *clock_mapping;
 910         int                     reserved_mtts;
 911         int                     fs_hash_mode;
 912         u8 virt2phys_pkey[MLX4_MFUNC_MAX][MLX4_MAX_PORTS][MLX4_MAX_PORT_PKEYS];
 913         struct mlx4_port_map    v2p; /* cached port mapping configuration */
 914         struct mutex            bond_mutex; /* for bond mode */
 915         __be64                  slave_node_guids[MLX4_MFUNC_MAX];
 916
 917         atomic_t                opreq_count;
 918         struct work_struct      opreq_task;
 919 };
 920
 921 static inline struct mlx4_priv *mlx4_priv(struct mlx4_dev *dev)
 922 {
 923         return container_of(dev, struct mlx4_priv, dev);
 924 }
 925
 926 #define MLX4_SENSE_RANGE        (HZ * 3)
 927
 928 extern struct workqueue_struct *mlx4_wq;
 929
 930 u32 mlx4_bitmap_alloc(struct mlx4_bitmap *bitmap);
 931 void mlx4_bitmap_free(struct mlx4_bitmap *bitmap, u32 obj, int use_rr);
 932 u32 mlx4_bitmap_alloc_range(struct mlx4_bitmap *bitmap, int cnt,
 933                             int align, u32 skip_mask);
 934 void mlx4_bitmap_free_range(struct mlx4_bitmap *bitmap, u32 obj, int cnt,
 935                             int use_rr);
 936 u32 mlx4_bitmap_avail(struct mlx4_bitmap *bitmap);
 937 int mlx4_bitmap_init(struct mlx4_bitmap *bitmap, u32 num, u32 mask,
 938                      u32 reserved_bot, u32 resetrved_top);
 939 void mlx4_bitmap_cleanup(struct mlx4_bitmap *bitmap);
 940
 941 int mlx4_reset(struct mlx4_dev *dev);
 942
 943 int mlx4_alloc_eq_table(struct mlx4_dev *dev);
 944 void mlx4_free_eq_table(struct mlx4_dev *dev);
 945
 946 int mlx4_init_pd_table(struct mlx4_dev *dev);
 947 int mlx4_init_xrcd_table(struct mlx4_dev *dev);
 948 int mlx4_init_uar_table(struct mlx4_dev *dev);
 949 int mlx4_init_mr_table(struct mlx4_dev *dev);
 950 int mlx4_init_eq_table(struct mlx4_dev *dev);
 951 int mlx4_init_cq_table(struct mlx4_dev *dev);
 952 int mlx4_init_qp_table(struct mlx4_dev *dev);
 953 int mlx4_init_srq_table(struct mlx4_dev *dev);
 954 int mlx4_init_mcg_table(struct mlx4_dev *dev);
 955
 956 void mlx4_cleanup_pd_table(struct mlx4_dev *dev);
 957 void mlx4_cleanup_xrcd_table(struct mlx4_dev *dev);
 958 void mlx4_cleanup_uar_table(struct mlx4_dev *dev);
 959 void mlx4_cleanup_mr_table(struct mlx4_dev *dev);
 960 void mlx4_cleanup_eq_table(struct mlx4_dev *dev);
 961 void mlx4_cleanup_cq_table(struct mlx4_dev *dev);
 962 void mlx4_cleanup_qp_table(struct mlx4_dev *dev);
 963 void mlx4_cleanup_srq_table(struct mlx4_dev *dev);
 964 void mlx4_cleanup_mcg_table(struct mlx4_dev *dev);
 965 int __mlx4_qp_alloc_icm(struct mlx4_dev *dev, int qpn, gfp_t gfp);
 966 void __mlx4_qp_free_icm(struct mlx4_dev *dev, int qpn);
 967 int __mlx4_cq_alloc_icm(struct mlx4_dev *dev, int *cqn);
 968 void __mlx4_cq_free_icm(struct mlx4_dev *dev, int cqn);
 969 int __mlx4_srq_alloc_icm(struct mlx4_dev *dev, int *srqn);
 970 void __mlx4_srq_free_icm(struct mlx4_dev *dev, int srqn);
 971 int __mlx4_mpt_reserve(struct mlx4_dev *dev);
 972 void __mlx4_mpt_release(struct mlx4_dev *dev, u32 index);
 973 int __mlx4_mpt_alloc_icm(struct mlx4_dev *dev, u32 index, gfp_t gfp);
 974 void __mlx4_mpt_free_icm(struct mlx4_dev *dev, u32 index);
 975 u32 __mlx4_alloc_mtt_range(struct mlx4_dev *dev, int order);
 976 void __mlx4_free_mtt_range(struct mlx4_dev *dev, u32 first_seg, int order);
 977
 978 int mlx4_WRITE_MTT_wrapper(struct mlx4_dev *dev, int slave,
 979                            struct mlx4_vhcr *vhcr,
 980                            struct mlx4_cmd_mailbox *inbox,
 981                            struct mlx4_cmd_mailbox *outbox,
 982                            struct mlx4_cmd_info *cmd);
 983 int mlx4_SYNC_TPT_wrapper(struct mlx4_dev *dev, int slave,
 984                            struct mlx4_vhcr *vhcr,
 985                            struct mlx4_cmd_mailbox *inbox,
 986                            struct mlx4_cmd_mailbox *outbox,
 987                            struct mlx4_cmd_info *cmd);
 988 int mlx4_SW2HW_MPT_wrapper(struct mlx4_dev *dev, int slave,
 989                            struct mlx4_vhcr *vhcr,
 990                            struct mlx4_cmd_mailbox *inbox,
 991                            struct mlx4_cmd_mailbox *outbox,
 992                            struct mlx4_cmd_info *cmd);
 993 int mlx4_HW2SW_MPT_wrapper(struct mlx4_dev *dev, int slave,
 994                            struct mlx4_vhcr *vhcr,
 995                            struct mlx4_cmd_mailbox *inbox,
 996                            struct mlx4_cmd_mailbox *outbox,
 997                            struct mlx4_cmd_info *cmd);
 998 int mlx4_QUERY_MPT_wrapper(struct mlx4_dev *dev, int slave,
 999                            struct mlx4_vhcr *vhcr,
1000                            struct mlx4_cmd_mailbox *inbox,
1001                            struct mlx4_cmd_mailbox *outbox,
1002                            struct mlx4_cmd_info *cmd);
1003 int mlx4_SW2HW_EQ_wrapper(struct mlx4_dev *dev, int slave,
1004                           struct mlx4_vhcr *vhcr,
1005                           struct mlx4_cmd_mailbox *inbox,
1006                           struct mlx4_cmd_mailbox *outbox,
1007                           struct mlx4_cmd_info *cmd);
1008 int mlx4_CONFIG_DEV_wrapper(struct mlx4_dev *dev, int slave,
1009                             struct mlx4_vhcr *vhcr,
1010                             struct mlx4_cmd_mailbox *inbox,
1011                             struct mlx4_cmd_mailbox *outbox,
1012                             struct mlx4_cmd_info *cmd);
1013 int mlx4_DMA_wrapper(struct mlx4_dev *dev, int slave,
1014                      struct mlx4_vhcr *vhcr,
1015                      struct mlx4_cmd_mailbox *inbox,
1016                      struct mlx4_cmd_mailbox *outbox,
1017                      struct mlx4_cmd_info *cmd);
1018 int __mlx4_qp_reserve_range(struct mlx4_dev *dev, int cnt, int align,
1019                             int *base, u8 flags);
1020 void __mlx4_qp_release_range(struct mlx4_dev *dev, int base_qpn, int cnt);
1021 int __mlx4_register_mac(struct mlx4_dev *dev, u8 port, u64 mac);
1022 void __mlx4_unregister_mac(struct mlx4_dev *dev, u8 port, u64 mac);
1023 int __mlx4_write_mtt(struct mlx4_dev *dev, struct mlx4_mtt *mtt,
1024                      int start_index, int npages, u64 *page_list);
1025 int __mlx4_counter_alloc(struct mlx4_dev *dev, u32 *idx);
1026 void __mlx4_counter_free(struct mlx4_dev *dev, u32 idx);
1027 int mlx4_calc_vf_counters(struct mlx4_dev *dev, int slave, int port,
1028                           struct mlx4_counter *data);
1029 int __mlx4_xrcd_alloc(struct mlx4_dev *dev, u32 *xrcdn);
1030 void __mlx4_xrcd_free(struct mlx4_dev *dev, u32 xrcdn);
1031
1032 void mlx4_start_catas_poll(struct mlx4_dev *dev);
1033 void mlx4_stop_catas_poll(struct mlx4_dev *dev);
1034 int mlx4_catas_init(struct mlx4_dev *dev);
1035 void mlx4_catas_end(struct mlx4_dev *dev);
1036 int mlx4_restart_one(struct pci_dev *pdev);
1037 int mlx4_register_device(struct mlx4_dev *dev);
1038 void mlx4_unregister_device(struct mlx4_dev *dev);
1039 void mlx4_dispatch_event(struct mlx4_dev *dev, enum mlx4_dev_event type,
1040                          unsigned long param);
1041
1042 struct mlx4_dev_cap;
1043 struct mlx4_init_hca_param;
1044
1045 u64 mlx4_make_profile(struct mlx4_dev *dev,
1046                       struct mlx4_profile *request,
1047                       struct mlx4_dev_cap *dev_cap,
1048                       struct mlx4_init_hca_param *init_hca);
1049 void mlx4_master_comm_channel(struct work_struct *work);
1050 void mlx4_gen_slave_eqe(struct work_struct *work);
1051 void mlx4_master_handle_slave_flr(struct work_struct *work);
1052
1053 int mlx4_ALLOC_RES_wrapper(struct mlx4_dev *dev, int slave,
1054                            struct mlx4_vhcr *vhcr,
1055                            struct mlx4_cmd_mailbox *inbox,
1056                            struct mlx4_cmd_mailbox *outbox,
1057                            struct mlx4_cmd_info *cmd);
1058 int mlx4_FREE_RES_wrapper(struct mlx4_dev *dev, int slave,
1059                           struct mlx4_vhcr *vhcr,
1060                           struct mlx4_cmd_mailbox *inbox,
1061                           struct mlx4_cmd_mailbox *outbox,
1062                           struct mlx4_cmd_info *cmd);
1063 int mlx4_MAP_EQ_wrapper(struct mlx4_dev *dev, int slave,
1064                         struct mlx4_vhcr *vhcr, struct mlx4_cmd_mailbox *inbox,
1065                         struct mlx4_cmd_mailbox *outbox,
1066                         struct mlx4_cmd_info *cmd);
1067 int mlx4_COMM_INT_wrapper(struct mlx4_dev *dev, int slave,
1068                           struct mlx4_vhcr *vhcr,
1069                           struct mlx4_cmd_mailbox *inbox,
1070                           struct mlx4_cmd_mailbox *outbox,
1071                           struct mlx4_cmd_info *cmd);
1072 int mlx4_HW2SW_EQ_wrapper(struct mlx4_dev *dev, int slave,
1073                             struct mlx4_vhcr *vhcr,
1074                             struct mlx4_cmd_mailbox *inbox,
1075                             struct mlx4_cmd_mailbox *outbox,
1076                           struct mlx4_cmd_info *cmd);
1077 int mlx4_QUERY_EQ_wrapper(struct mlx4_dev *dev, int slave,
1078                           struct mlx4_vhcr *vhcr,
1079                           struct mlx4_cmd_mailbox *inbox,
1080                           struct mlx4_cmd_mailbox *outbox,
1081                           struct mlx4_cmd_info *cmd);
1082 int mlx4_SW2HW_CQ_wrapper(struct mlx4_dev *dev, int slave,
1083                           struct mlx4_vhcr *vhcr,
1084                           struct mlx4_cmd_mailbox *inbox,
1085                           struct mlx4_cmd_mailbox *outbox,
1086                           struct mlx4_cmd_info *cmd);
1087 int mlx4_HW2SW_CQ_wrapper(struct mlx4_dev *dev, int slave,
1088                           struct mlx4_vhcr *vhcr,
1089                           struct mlx4_cmd_mailbox *inbox,
1090                           struct mlx4_cmd_mailbox *outbox,
1091                           struct mlx4_cmd_info *cmd);
1092 int mlx4_QUERY_CQ_wrapper(struct mlx4_dev *dev, int slave,
1093                           struct mlx4_vhcr *vhcr,
1094                           struct mlx4_cmd_mailbox *inbox,
1095                           struct mlx4_cmd_mailbox *outbox,
1096                           struct mlx4_cmd_info *cmd);
1097 int mlx4_MODIFY_CQ_wrapper(struct mlx4_dev *dev, int slave,
1098                           struct mlx4_vhcr *vhcr,
1099                           struct mlx4_cmd_mailbox *inbox,
1100                           struct mlx4_cmd_mailbox *outbox,
1101                            struct mlx4_cmd_info *cmd);
1102 int mlx4_SW2HW_SRQ_wrapper(struct mlx4_dev *dev, int slave,
1103                            struct mlx4_vhcr *vhcr,
1104                            struct mlx4_cmd_mailbox *inbox,
1105                            struct mlx4_cmd_mailbox *outbox,
1106                            struct mlx4_cmd_info *cmd);
1107 int mlx4_HW2SW_SRQ_wrapper(struct mlx4_dev *dev, int slave,
1108                            struct mlx4_vhcr *vhcr,
1109                            struct mlx4_cmd_mailbox *inbox,
1110                            struct mlx4_cmd_mailbox *outbox,
1111                            struct mlx4_cmd_info *cmd);
1112 int mlx4_QUERY_SRQ_wrapper(struct mlx4_dev *dev, int slave,
1113                            struct mlx4_vhcr *vhcr,
1114                            struct mlx4_cmd_mailbox *inbox,
1115                            struct mlx4_cmd_mailbox *outbox,
1116                            struct mlx4_cmd_info *cmd);
1117 int mlx4_ARM_SRQ_wrapper(struct mlx4_dev *dev, int slave,
1118                          struct mlx4_vhcr *vhcr,
1119                          struct mlx4_cmd_mailbox *inbox,
1120                          struct mlx4_cmd_mailbox *outbox,
1121                          struct mlx4_cmd_info *cmd);
1122 int mlx4_GEN_QP_wrapper(struct mlx4_dev *dev, int slave,
1123                         struct mlx4_vhcr *vhcr,
1124                         struct mlx4_cmd_mailbox *inbox,
1125                         struct mlx4_cmd_mailbox *outbox,
1126                         struct mlx4_cmd_info *cmd);
1127 int mlx4_RST2INIT_QP_wrapper(struct mlx4_dev *dev, int slave,
1128                              struct mlx4_vhcr *vhcr,
1129                              struct mlx4_cmd_mailbox *inbox,
1130                              struct mlx4_cmd_mailbox *outbox,
1131                              struct mlx4_cmd_info *cmd);
1132 int mlx4_INIT2INIT_QP_wrapper(struct mlx4_dev *dev, int slave,
1133                               struct mlx4_vhcr *vhcr,
1134                               struct mlx4_cmd_mailbox *inbox,
1135                               struct mlx4_cmd_mailbox *outbox,
1136                               struct mlx4_cmd_info *cmd);
1137 int mlx4_INIT2RTR_QP_wrapper(struct mlx4_dev *dev, int slave,
1138                              struct mlx4_vhcr *vhcr,
1139                              struct mlx4_cmd_mailbox *inbox,
1140                              struct mlx4_cmd_mailbox *outbox,
1141                              struct mlx4_cmd_info *cmd);
1142 int mlx4_RTR2RTS_QP_wrapper(struct mlx4_dev *dev, int slave,
1143                             struct mlx4_vhcr *vhcr,
1144                             struct mlx4_cmd_mailbox *inbox,
1145                             struct mlx4_cmd_mailbox *outbox,
1146                             struct mlx4_cmd_info *cmd);
1147 int mlx4_RTS2RTS_QP_wrapper(struct mlx4_dev *dev, int slave,
1148                             struct mlx4_vhcr *vhcr,
1149                             struct mlx4_cmd_mailbox *inbox,
1150                             struct mlx4_cmd_mailbox *outbox,
1151                             struct mlx4_cmd_info *cmd);
1152 int mlx4_SQERR2RTS_QP_wrapper(struct mlx4_dev *dev, int slave,
1153                               struct mlx4_vhcr *vhcr,
1154                               struct mlx4_cmd_mailbox *inbox,
1155                               struct mlx4_cmd_mailbox *outbox,
1156                               struct mlx4_cmd_info *cmd);
1157 int mlx4_2ERR_QP_wrapper(struct mlx4_dev *dev, int slave,
1158                          struct mlx4_vhcr *vhcr,
1159                          struct mlx4_cmd_mailbox *inbox,
1160                          struct mlx4_cmd_mailbox *outbox,
1161                          struct mlx4_cmd_info *cmd);
1162 int mlx4_RTS2SQD_QP_wrapper(struct mlx4_dev *dev, int slave,
1163                             struct mlx4_vhcr *vhcr,
1164                             struct mlx4_cmd_mailbox *inbox,
1165                             struct mlx4_cmd_mailbox *outbox,
1166                             struct mlx4_cmd_info *cmd);
1167 int mlx4_SQD2SQD_QP_wrapper(struct mlx4_dev *dev, int slave,
1168                             struct mlx4_vhcr *vhcr,
1169                             struct mlx4_cmd_mailbox *inbox,
1170                             struct mlx4_cmd_mailbox *outbox,
1171                             struct mlx4_cmd_info *cmd);
1172 int mlx4_SQD2RTS_QP_wrapper(struct mlx4_dev *dev, int slave,
1173                             struct mlx4_vhcr *vhcr,
1174                             struct mlx4_cmd_mailbox *inbox,
1175                             struct mlx4_cmd_mailbox *outbox,
1176                             struct mlx4_cmd_info *cmd);
1177 int mlx4_2RST_QP_wrapper(struct mlx4_dev *dev, int slave,
1178                          struct mlx4_vhcr *vhcr,
1179                          struct mlx4_cmd_mailbox *inbox,
1180                          struct mlx4_cmd_mailbox *outbox,
1181                          struct mlx4_cmd_info *cmd);
1182 int mlx4_QUERY_QP_wrapper(struct mlx4_dev *dev, int slave,
1183                           struct mlx4_vhcr *vhcr,
1184                           struct mlx4_cmd_mailbox *inbox,
1185                           struct mlx4_cmd_mailbox *outbox,
1186                           struct mlx4_cmd_info *cmd);
1187
1188 int mlx4_GEN_EQE(struct mlx4_dev *dev, int slave, struct mlx4_eqe *eqe);
1189
1190 enum {
1191         MLX4_CMD_CLEANUP_STRUCT = 1UL << 0,
1192         MLX4_CMD_CLEANUP_POOL   = 1UL << 1,
1193         MLX4_CMD_CLEANUP_HCR    = 1UL << 2,
1194         MLX4_CMD_CLEANUP_VHCR   = 1UL << 3,
1195         MLX4_CMD_CLEANUP_ALL    = (MLX4_CMD_CLEANUP_VHCR << 1) - 1
1196 };
1197
1198 int mlx4_cmd_init(struct mlx4_dev *dev);
1199 void mlx4_cmd_cleanup(struct mlx4_dev *dev, int cleanup_mask);
1200 int mlx4_multi_func_init(struct mlx4_dev *dev);
1201 int mlx4_ARM_COMM_CHANNEL(struct mlx4_dev *dev);
1202 void mlx4_multi_func_cleanup(struct mlx4_dev *dev);
1203 void mlx4_cmd_event(struct mlx4_dev *dev, u16 token, u8 status, u64 out_param);
1204 int mlx4_cmd_use_events(struct mlx4_dev *dev);
1205 void mlx4_cmd_use_polling(struct mlx4_dev *dev);
1206
1207 int mlx4_comm_cmd(struct mlx4_dev *dev, u8 cmd, u16 param,
1208                   u16 op, unsigned long timeout);
1209
1210 void mlx4_cq_tasklet_cb(unsigned long data);
1211 void mlx4_cq_completion(struct mlx4_dev *dev, u32 cqn);
1212 void mlx4_cq_event(struct mlx4_dev *dev, u32 cqn, int event_type);
1213
1214 void mlx4_qp_event(struct mlx4_dev *dev, u32 qpn, int event_type);
1215
1216 void mlx4_srq_event(struct mlx4_dev *dev, u32 srqn, int event_type);
1217
1218 void mlx4_enter_error_state(struct mlx4_dev_persistent *persist);
1219
1220 int mlx4_SENSE_PORT(struct mlx4_dev *dev, int port,
1221                     enum mlx4_port_type *type);
1222 void mlx4_do_sense_ports(struct mlx4_dev *dev,
1223                          enum mlx4_port_type *stype,
1224                          enum mlx4_port_type *defaults);
1225 void mlx4_start_sense(struct mlx4_dev *dev);
1226 void mlx4_stop_sense(struct mlx4_dev *dev);
1227 void mlx4_sense_init(struct mlx4_dev *dev);
1228 int mlx4_check_port_params(struct mlx4_dev *dev,
1229                            enum mlx4_port_type *port_type);
1230 int mlx4_change_port_types(struct mlx4_dev *dev,
1231                            enum mlx4_port_type *port_types);
1232
1233 void mlx4_init_mac_table(struct mlx4_dev *dev, struct mlx4_mac_table *table);
1234 void mlx4_init_vlan_table(struct mlx4_dev *dev, struct mlx4_vlan_table *table);
1235 void mlx4_init_roce_gid_table(struct mlx4_dev *dev,
1236                               struct mlx4_roce_gid_table *table);
1237 void __mlx4_unregister_vlan(struct mlx4_dev *dev, u8 port, u16 vlan);
1238 int __mlx4_register_vlan(struct mlx4_dev *dev, u8 port, u16 vlan, int *index);
1239 int mlx4_bond_vlan_table(struct mlx4_dev *dev);
1240 int mlx4_unbond_vlan_table(struct mlx4_dev *dev);
1241 int mlx4_bond_mac_table(struct mlx4_dev *dev);
1242 int mlx4_unbond_mac_table(struct mlx4_dev *dev);
1243
1244 int mlx4_SET_PORT(struct mlx4_dev *dev, u8 port, int pkey_tbl_sz);
1245 /* resource tracker functions*/
1246 int mlx4_get_slave_from_resource_id(struct mlx4_dev *dev,
1247                                     enum mlx4_resource resource_type,
1248                                     u64 resource_id, int *slave);
1249 void mlx4_delete_all_resources_for_slave(struct mlx4_dev *dev, int slave_id);
1250 void mlx4_reset_roce_gids(struct mlx4_dev *dev, int slave);
1251 int mlx4_init_resource_tracker(struct mlx4_dev *dev);
1252
1253 void mlx4_free_resource_tracker(struct mlx4_dev *dev,
1254                                 enum mlx4_res_tracker_free_type type);
1255
1256 int mlx4_QUERY_FW_wrapper(struct mlx4_dev *dev, int slave,
1257                           struct mlx4_vhcr *vhcr,
1258                           struct mlx4_cmd_mailbox *inbox,
1259                           struct mlx4_cmd_mailbox *outbox,
1260                           struct mlx4_cmd_info *cmd);
1261 int mlx4_SET_PORT_wrapper(struct mlx4_dev *dev, int slave,
1262                           struct mlx4_vhcr *vhcr,
1263                           struct mlx4_cmd_mailbox *inbox,
1264                           struct mlx4_cmd_mailbox *outbox,
1265                           struct mlx4_cmd_info *cmd);
1266 int mlx4_INIT_PORT_wrapper(struct mlx4_dev *dev, int slave,
1267                            struct mlx4_vhcr *vhcr,
1268                            struct mlx4_cmd_mailbox *inbox,
1269                            struct mlx4_cmd_mailbox *outbox,
1270                            struct mlx4_cmd_info *cmd);
1271 int mlx4_CLOSE_PORT_wrapper(struct mlx4_dev *dev, int slave,
1272                             struct mlx4_vhcr *vhcr,
1273                             struct mlx4_cmd_mailbox *inbox,
1274                             struct mlx4_cmd_mailbox *outbox,
1275                             struct mlx4_cmd_info *cmd);
1276 int mlx4_QUERY_DEV_CAP_wrapper(struct mlx4_dev *dev, int slave,
1277                                struct mlx4_vhcr *vhcr,
1278                                struct mlx4_cmd_mailbox *inbox,
1279                                struct mlx4_cmd_mailbox *outbox,
1280                                struct mlx4_cmd_info *cmd);
1281 int mlx4_QUERY_PORT_wrapper(struct mlx4_dev *dev, int slave,
1282                             struct mlx4_vhcr *vhcr,
1283                             struct mlx4_cmd_mailbox *inbox,
1284                             struct mlx4_cmd_mailbox *outbox,
1285                             struct mlx4_cmd_info *cmd);
1286 int mlx4_get_port_ib_caps(struct mlx4_dev *dev, u8 port, __be32 *caps);
1287
1288 int mlx4_get_slave_pkey_gid_tbl_len(struct mlx4_dev *dev, u8 port,
1289                                     int *gid_tbl_len, int *pkey_tbl_len);
1290
1291 int mlx4_QP_ATTACH_wrapper(struct mlx4_dev *dev, int slave,
1292                            struct mlx4_vhcr *vhcr,
1293                            struct mlx4_cmd_mailbox *inbox,
1294                            struct mlx4_cmd_mailbox *outbox,
1295                            struct mlx4_cmd_info *cmd);
1296
1297 int mlx4_UPDATE_QP_wrapper(struct mlx4_dev *dev, int slave,
1298                            struct mlx4_vhcr *vhcr,
1299                            struct mlx4_cmd_mailbox *inbox,
1300                            struct mlx4_cmd_mailbox *outbox,
1301                            struct mlx4_cmd_info *cmd);
1302
1303 int mlx4_PROMISC_wrapper(struct mlx4_dev *dev, int slave,
1304                          struct mlx4_vhcr *vhcr,
1305                          struct mlx4_cmd_mailbox *inbox,
1306                          struct mlx4_cmd_mailbox *outbox,
1307                          struct mlx4_cmd_info *cmd);
1308 int mlx4_qp_detach_common(struct mlx4_dev *dev, struct mlx4_qp *qp, u8 gid[16],
1309                           enum mlx4_protocol prot, enum mlx4_steer_type steer);
1310 int mlx4_qp_attach_common(struct mlx4_dev *dev, struct mlx4_qp *qp, u8 gid[16],
1311                           int block_mcast_loopback, enum mlx4_protocol prot,
1312                           enum mlx4_steer_type steer);
1313 int mlx4_trans_to_dmfs_attach(struct mlx4_dev *dev, struct mlx4_qp *qp,
1314                               u8 gid[16], u8 port,
1315                               int block_mcast_loopback,
1316                               enum mlx4_protocol prot, u64 *reg_id);
1317 int mlx4_SET_MCAST_FLTR_wrapper(struct mlx4_dev *dev, int slave,
1318                                 struct mlx4_vhcr *vhcr,
1319                                 struct mlx4_cmd_mailbox *inbox,
1320                                 struct mlx4_cmd_mailbox *outbox,
1321                                 struct mlx4_cmd_info *cmd);
1322 int mlx4_SET_VLAN_FLTR_wrapper(struct mlx4_dev *dev, int slave,
1323                                struct mlx4_vhcr *vhcr,
1324                                struct mlx4_cmd_mailbox *inbox,
1325                                struct mlx4_cmd_mailbox *outbox,
1326                                struct mlx4_cmd_info *cmd);
1327 int mlx4_common_set_vlan_fltr(struct mlx4_dev *dev, int function,
1328                                      int port, void *buf);
1329 int mlx4_common_dump_eth_stats(struct mlx4_dev *dev, int slave, u32 in_mod,
1330                                 struct mlx4_cmd_mailbox *outbox);
1331 int mlx4_DUMP_ETH_STATS_wrapper(struct mlx4_dev *dev, int slave,
1332                                    struct mlx4_vhcr *vhcr,
1333                                    struct mlx4_cmd_mailbox *inbox,
1334                                    struct mlx4_cmd_mailbox *outbox,
1335                                 struct mlx4_cmd_info *cmd);
1336 int mlx4_PKEY_TABLE_wrapper(struct mlx4_dev *dev, int slave,
1337                             struct mlx4_vhcr *vhcr,
1338                             struct mlx4_cmd_mailbox *inbox,
1339                             struct mlx4_cmd_mailbox *outbox,
1340                             struct mlx4_cmd_info *cmd);
1341 int mlx4_QUERY_IF_STAT_wrapper(struct mlx4_dev *dev, int slave,
1342                                struct mlx4_vhcr *vhcr,
1343                                struct mlx4_cmd_mailbox *inbox,
1344                                struct mlx4_cmd_mailbox *outbox,
1345                                struct mlx4_cmd_info *cmd);
1346 int mlx4_QP_FLOW_STEERING_ATTACH_wrapper(struct mlx4_dev *dev, int slave,
1347                                          struct mlx4_vhcr *vhcr,
1348                                          struct mlx4_cmd_mailbox *inbox,
1349                                          struct mlx4_cmd_mailbox *outbox,
1350                                          struct mlx4_cmd_info *cmd);
1351 int mlx4_QP_FLOW_STEERING_DETACH_wrapper(struct mlx4_dev *dev, int slave,
1352                                          struct mlx4_vhcr *vhcr,
1353                                          struct mlx4_cmd_mailbox *inbox,
1354                                          struct mlx4_cmd_mailbox *outbox,
1355                                          struct mlx4_cmd_info *cmd);
1356 int mlx4_ACCESS_REG_wrapper(struct mlx4_dev *dev, int slave,
1357                             struct mlx4_vhcr *vhcr,
1358                             struct mlx4_cmd_mailbox *inbox,
1359                             struct mlx4_cmd_mailbox *outbox,
1360                             struct mlx4_cmd_info *cmd);
1361
1362 int mlx4_get_mgm_entry_size(struct mlx4_dev *dev);
1363 int mlx4_get_qp_per_mgm(struct mlx4_dev *dev);
1364
1365 static inline void set_param_l(u64 *arg, u32 val)
1366 {
1367         *arg = (*arg & 0xffffffff00000000ULL) | (u64) val;
1368 }
1369
1370 static inline void set_param_h(u64 *arg, u32 val)
1371 {
1372         *arg = (*arg & 0xffffffff) | ((u64) val << 32);
1373 }
1374
1375 static inline u32 get_param_l(u64 *arg)
1376 {
1377         return (u32) (*arg & 0xffffffff);
1378 }
1379
1380 static inline u32 get_param_h(u64 *arg)
1381 {
1382         return (u32)(*arg >> 32);
1383 }
1384
1385 static inline spinlock_t *mlx4_tlock(struct mlx4_dev *dev)
1386 {
1387         return &mlx4_priv(dev)->mfunc.master.res_tracker.lock;
1388 }
1389
1390 #define NOT_MASKED_PD_BITS 17
1391
1392 void mlx4_vf_immed_vlan_work_handler(struct work_struct *_work);
1393
1394 void mlx4_init_quotas(struct mlx4_dev *dev);
1395
1396 /* for VFs, replace zero MACs with randomly-generated MACs at driver start */
1397 void mlx4_replace_zero_macs(struct mlx4_dev *dev);
1398 int mlx4_get_slave_num_gids(struct mlx4_dev *dev, int slave, int port);
1399 /* Returns the VF index of slave */
1400 int mlx4_get_vf_indx(struct mlx4_dev *dev, int slave);
1401 int mlx4_config_mad_demux(struct mlx4_dev *dev);
1402 int mlx4_do_bond(struct mlx4_dev *dev, bool enable);
1403 int mlx4_bond_fs_rules(struct mlx4_dev *dev);
1404 int mlx4_unbond_fs_rules(struct mlx4_dev *dev);
1405
1406 enum mlx4_zone_flags {
1407         MLX4_ZONE_ALLOW_ALLOC_FROM_LOWER_PRIO   = 1UL << 0,
1408         MLX4_ZONE_ALLOW_ALLOC_FROM_EQ_PRIO      = 1UL << 1,
1409         MLX4_ZONE_FALLBACK_TO_HIGHER_PRIO       = 1UL << 2,
1410         MLX4_ZONE_USE_RR                        = 1UL << 3,
1411 };
1412
1413 enum mlx4_zone_alloc_flags {
1414         /* No two objects could overlap between zones. UID
1415          * could be left unused. If this flag is given and
1416          * two overlapped zones are used, an object will be free'd
1417          * from the smallest possible matching zone.
1418          */
1419         MLX4_ZONE_ALLOC_FLAGS_NO_OVERLAP        = 1UL << 0,
1420 };
1421
1422 struct mlx4_zone_allocator;
1423
1424 /* Create a new zone allocator */
1425 struct mlx4_zone_allocator *mlx4_zone_allocator_create(enum mlx4_zone_alloc_flags flags);
1426
1427 /* Attach a mlx4_bitmap <bitmap> of priority <priority> to the zone allocator
1428  * <zone_alloc>. Allocating an object from this zone adds an offset <offset>.
1429  * Similarly, when searching for an object to free, this offset it taken into
1430  * account. The use_rr mlx4_ib parameter for allocating objects from this <bitmap>
1431  * is given through the MLX4_ZONE_USE_RR flag in <flags>.
1432  * When an allocation fails, <zone_alloc> tries to allocate from other zones
1433  * according to the policy set by <flags>. <puid> is the unique identifier
1434  * received to this zone.
1435  */
1436 int mlx4_zone_add_one(struct mlx4_zone_allocator *zone_alloc,
1437                       struct mlx4_bitmap *bitmap,
1438                       u32 flags,
1439                       int priority,
1440                       int offset,
1441                       u32 *puid);
1442
1443 /* Remove bitmap indicated by <uid> from <zone_alloc> */
1444 int mlx4_zone_remove_one(struct mlx4_zone_allocator *zone_alloc, u32 uid);
1445
1446 /* Delete the zone allocator <zone_alloc. This function doesn't destroy
1447  * the attached bitmaps.
1448  */
1449 void mlx4_zone_allocator_destroy(struct mlx4_zone_allocator *zone_alloc);
1450
1451 /* Allocate <count> objects with align <align> and skip_mask <skip_mask>
1452  * from the mlx4_bitmap whose uid is <uid>. The bitmap which we actually
1453  * allocated from is returned in <puid>. If the allocation fails, a negative
1454  * number is returned. Otherwise, the offset of the first object is returned.
1455  */
1456 u32 mlx4_zone_alloc_entries(struct mlx4_zone_allocator *zones, u32 uid, int count,
1457                             int align, u32 skip_mask, u32 *puid);
1458
1459 /* Free <count> objects, start from <obj> of the uid <uid> from zone_allocator
1460  * <zones>.
1461  */
1462 u32 mlx4_zone_free_entries(struct mlx4_zone_allocator *zones,
1463                            u32 uid, u32 obj, u32 count);
1464
1465 /* If <zones> was allocated with MLX4_ZONE_ALLOC_FLAGS_NO_OVERLAP, instead of
1466  * specifying the uid when freeing an object, zone allocator could figure it by
1467  * itself. Other parameters are similar to mlx4_zone_free.
1468  */
1469 u32 mlx4_zone_free_entries_unique(struct mlx4_zone_allocator *zones, u32 obj, u32 count);
1470
1471 /* Returns a pointer to mlx4_bitmap that was attached to <zones> with <uid> */
1472 struct mlx4_bitmap *mlx4_zone_get_bitmap(struct mlx4_zone_allocator *zones, u32 uid);
1473
1474 #endif /* MLX4_H */