drivers/net/ethernet/mellanox/mlx5/core/en_tx.c

   1 /*
   2  * Copyright (c) 2015, Mellanox Technologies. All rights reserved.
   3  *
   4  * This software is available to you under a choice of one of two
   5  * licenses.  You may choose to be licensed under the terms of the GNU
   6  * General Public License (GPL) Version 2, available from the file
   7  * COPYING in the main directory of this source tree, or the
   8  * OpenIB.org BSD license below:
   9  *
  10  *     Redistribution and use in source and binary forms, with or
  11  *     without modification, are permitted provided that the following
  12  *     conditions are met:
  13  *
  14  *      - Redistributions of source code must retain the above
  15  *        copyright notice, this list of conditions and the following
  16  *        disclaimer.
  17  *
  18  *      - Redistributions in binary form must reproduce the above
  19  *        copyright notice, this list of conditions and the following
  20  *        disclaimer in the documentation and/or other materials
  21  *        provided with the distribution.
  22  *
  23  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
  24  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
  25  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
  26  * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS
  27  * BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN
  28  * ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
  29  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  30  * SOFTWARE.
  31  */
  32
  33 #include <linux/tcp.h>
  34 #include <linux/if_vlan.h>
  35 #include "en.h"
  36
  37 #define MLX5E_SQ_NOPS_ROOM  MLX5_SEND_WQE_MAX_WQEBBS
  38 #define MLX5E_SQ_STOP_ROOM (MLX5_SEND_WQE_MAX_WQEBBS +\
  39                             MLX5E_SQ_NOPS_ROOM)
  40
  41 void mlx5e_send_nop(struct mlx5e_sq *sq, bool notify_hw)
  42 {
  43         struct mlx5_wq_cyc                *wq  = &sq->wq;
  44
  45         u16 pi = sq->pc & wq->sz_m1;
  46         struct mlx5e_tx_wqe              *wqe  = mlx5_wq_cyc_get_wqe(wq, pi);
  47
  48         struct mlx5_wqe_ctrl_seg         *cseg = &wqe->ctrl;
  49
  50         memset(cseg, 0, sizeof(*cseg));
  51
  52         cseg->opmod_idx_opcode = cpu_to_be32((sq->pc << 8) | MLX5_OPCODE_NOP);
  53         cseg->qpn_ds           = cpu_to_be32((sq->sqn << 8) | 0x01);
  54
  55         sq->skb[pi] = NULL;
  56         sq->pc++;
  57
  58         if (notify_hw) {
  59                 cseg->fm_ce_se = MLX5_WQE_CTRL_CQ_UPDATE;
  60                 mlx5e_tx_notify_hw(sq, wqe);
  61         }
  62 }
  63
  64 static void mlx5e_dma_pop_last_pushed(struct mlx5e_sq *sq, dma_addr_t *addr,
  65                                       u32 *size)
  66 {
  67         sq->dma_fifo_pc--;
  68         *addr = sq->dma_fifo[sq->dma_fifo_pc & sq->dma_fifo_mask].addr;
  69         *size = sq->dma_fifo[sq->dma_fifo_pc & sq->dma_fifo_mask].size;
  70 }
  71
  72 static void mlx5e_dma_unmap_wqe_err(struct mlx5e_sq *sq, struct sk_buff *skb)
  73 {
  74         dma_addr_t addr;
  75         u32 size;
  76         int i;
  77
  78         for (i = 0; i < MLX5E_TX_SKB_CB(skb)->num_dma; i++) {
  79                 mlx5e_dma_pop_last_pushed(sq, &addr, &size);
  80                 dma_unmap_single(sq->pdev, addr, size, DMA_TO_DEVICE);
  81         }
  82 }
  83
  84 static inline void mlx5e_dma_push(struct mlx5e_sq *sq, dma_addr_t addr,
  85                                   u32 size)
  86 {
  87         sq->dma_fifo[sq->dma_fifo_pc & sq->dma_fifo_mask].addr = addr;
  88         sq->dma_fifo[sq->dma_fifo_pc & sq->dma_fifo_mask].size = size;
  89         sq->dma_fifo_pc++;
  90 }
  91
  92 static inline void mlx5e_dma_get(struct mlx5e_sq *sq, u32 i, dma_addr_t *addr,
  93                                  u32 *size)
  94 {
  95         *addr = sq->dma_fifo[i & sq->dma_fifo_mask].addr;
  96         *size = sq->dma_fifo[i & sq->dma_fifo_mask].size;
  97 }
  98
  99 u16 mlx5e_select_queue(struct net_device *dev, struct sk_buff *skb,
 100                        void *accel_priv, select_queue_fallback_t fallback)
 101 {
 102         struct mlx5e_priv *priv = netdev_priv(dev);
 103         int channel_ix = fallback(dev, skb);
 104         int up = skb_vlan_tag_present(skb)        ?
 105                  skb->vlan_tci >> VLAN_PRIO_SHIFT :
 106                  priv->default_vlan_prio;
 107         int tc = netdev_get_prio_tc_map(dev, up);
 108
 109         return priv->channel[channel_ix]->tc_to_txq_map[tc];
 110 }
 111
 112 static inline u16 mlx5e_get_inline_hdr_size(struct mlx5e_sq *sq,
 113                                             struct sk_buff *skb)
 114 {
 115 #define MLX5E_MIN_INLINE 16 /* eth header with vlan (w/o next ethertype) */
 116         return MLX5E_MIN_INLINE;
 117 }
 118
 119 static netdev_tx_t mlx5e_sq_xmit(struct mlx5e_sq *sq, struct sk_buff *skb)
 120 {
 121         struct mlx5_wq_cyc       *wq   = &sq->wq;
 122
 123         u16 pi = sq->pc & wq->sz_m1;
 124         struct mlx5e_tx_wqe      *wqe  = mlx5_wq_cyc_get_wqe(wq, pi);
 125
 126         struct mlx5_wqe_ctrl_seg *cseg = &wqe->ctrl;
 127         struct mlx5_wqe_eth_seg  *eseg = &wqe->eth;
 128         struct mlx5_wqe_data_seg *dseg;
 129
 130         u8  opcode = MLX5_OPCODE_SEND;
 131         dma_addr_t dma_addr = 0;
 132         u16 headlen;
 133         u16 ds_cnt;
 134         u16 ihs;
 135         int i;
 136
 137         memset(wqe, 0, sizeof(*wqe));
 138
 139         if (likely(skb->ip_summed == CHECKSUM_PARTIAL))
 140                 eseg->cs_flags  = MLX5_ETH_WQE_L3_CSUM | MLX5_ETH_WQE_L4_CSUM;
 141         else
 142                 sq->stats.csum_offload_none++;
 143
 144         if (skb_is_gso(skb)) {
 145                 u32 payload_len;
 146                 int num_pkts;
 147
 148                 eseg->mss    = cpu_to_be16(skb_shinfo(skb)->gso_size);
 149                 opcode       = MLX5_OPCODE_LSO;
 150                 ihs          = skb_transport_offset(skb) + tcp_hdrlen(skb);
 151                 payload_len  = skb->len - ihs;
 152                 num_pkts     =    (payload_len / skb_shinfo(skb)->gso_size) +
 153                                 !!(payload_len % skb_shinfo(skb)->gso_size);
 154                 MLX5E_TX_SKB_CB(skb)->num_bytes = skb->len +
 155                                                   (num_pkts - 1) * ihs;
 156                 sq->stats.tso_packets++;
 157                 sq->stats.tso_bytes += payload_len;
 158         } else {
 159                 ihs             = mlx5e_get_inline_hdr_size(sq, skb);
 160                 MLX5E_TX_SKB_CB(skb)->num_bytes = max_t(unsigned int, skb->len,
 161                                                         ETH_ZLEN);
 162         }
 163
 164         skb_copy_from_linear_data(skb, eseg->inline_hdr_start, ihs);
 165         skb_pull_inline(skb, ihs);
 166
 167         eseg->inline_hdr_sz     = cpu_to_be16(ihs);
 168
 169         ds_cnt  = sizeof(*wqe) / MLX5_SEND_WQE_DS;
 170         ds_cnt += DIV_ROUND_UP(ihs - sizeof(eseg->inline_hdr_start),
 171                                MLX5_SEND_WQE_DS);
 172         dseg    = (struct mlx5_wqe_data_seg *)cseg + ds_cnt;
 173
 174         MLX5E_TX_SKB_CB(skb)->num_dma = 0;
 175
 176         headlen = skb_headlen(skb);
 177         if (headlen) {
 178                 dma_addr = dma_map_single(sq->pdev, skb->data, headlen,
 179                                           DMA_TO_DEVICE);
 180                 if (unlikely(dma_mapping_error(sq->pdev, dma_addr)))
 181                         goto dma_unmap_wqe_err;
 182
 183                 dseg->addr       = cpu_to_be64(dma_addr);
 184                 dseg->lkey       = sq->mkey_be;
 185                 dseg->byte_count = cpu_to_be32(headlen);
 186
 187                 mlx5e_dma_push(sq, dma_addr, headlen);
 188                 MLX5E_TX_SKB_CB(skb)->num_dma++;
 189
 190                 dseg++;
 191         }
 192
 193         for (i = 0; i < skb_shinfo(skb)->nr_frags; i++) {
 194                 struct skb_frag_struct *frag = &skb_shinfo(skb)->frags[i];
 195                 int fsz = skb_frag_size(frag);
 196
 197                 dma_addr = skb_frag_dma_map(sq->pdev, frag, 0, fsz,
 198                                             DMA_TO_DEVICE);
 199                 if (unlikely(dma_mapping_error(sq->pdev, dma_addr)))
 200                         goto dma_unmap_wqe_err;
 201
 202                 dseg->addr       = cpu_to_be64(dma_addr);
 203                 dseg->lkey       = sq->mkey_be;
 204                 dseg->byte_count = cpu_to_be32(fsz);
 205
 206                 mlx5e_dma_push(sq, dma_addr, fsz);
 207                 MLX5E_TX_SKB_CB(skb)->num_dma++;
 208
 209                 dseg++;
 210         }
 211
 212         ds_cnt += MLX5E_TX_SKB_CB(skb)->num_dma;
 213
 214         cseg->opmod_idx_opcode  = cpu_to_be32((sq->pc << 8) | opcode);
 215         cseg->qpn_ds            = cpu_to_be32((sq->sqn << 8) | ds_cnt);
 216         cseg->fm_ce_se          = MLX5_WQE_CTRL_CQ_UPDATE;
 217
 218         sq->skb[pi] = skb;
 219
 220         MLX5E_TX_SKB_CB(skb)->num_wqebbs = DIV_ROUND_UP(ds_cnt,
 221                                                         MLX5_SEND_WQEBB_NUM_DS);
 222         sq->pc += MLX5E_TX_SKB_CB(skb)->num_wqebbs;
 223
 224         netdev_tx_sent_queue(sq->txq, MLX5E_TX_SKB_CB(skb)->num_bytes);
 225
 226         if (unlikely(!mlx5e_sq_has_room_for(sq, MLX5E_SQ_STOP_ROOM))) {
 227                 netif_tx_stop_queue(sq->txq);
 228                 sq->stats.stopped++;
 229         }
 230
 231         if (!skb->xmit_more || netif_xmit_stopped(sq->txq))
 232                 mlx5e_tx_notify_hw(sq, wqe);
 233
 234         /* fill sq edge with nops to avoid wqe wrap around */
 235         while ((sq->pc & wq->sz_m1) > sq->edge)
 236                 mlx5e_send_nop(sq, false);
 237
 238         sq->stats.packets++;
 239         return NETDEV_TX_OK;
 240
 241 dma_unmap_wqe_err:
 242         sq->stats.dropped++;
 243         mlx5e_dma_unmap_wqe_err(sq, skb);
 244
 245         dev_kfree_skb_any(skb);
 246
 247         return NETDEV_TX_OK;
 248 }
 249
 250 netdev_tx_t mlx5e_xmit(struct sk_buff *skb, struct net_device *dev)
 251 {
 252         struct mlx5e_priv *priv = netdev_priv(dev);
 253         struct mlx5e_sq *sq = priv->txq_to_sq_map[skb_get_queue_mapping(skb)];
 254
 255         return mlx5e_sq_xmit(sq, skb);
 256 }
 257
 258 bool mlx5e_poll_tx_cq(struct mlx5e_cq *cq)
 259 {
 260         struct mlx5e_sq *sq;
 261         u32 dma_fifo_cc;
 262         u32 nbytes;
 263         u16 npkts;
 264         u16 sqcc;
 265         int i;
 266
 267         /* avoid accessing cq (dma coherent memory) if not needed */
 268         if (!test_and_clear_bit(MLX5E_CQ_HAS_CQES, &cq->flags))
 269                 return false;
 270
 271         sq = cq->sqrq;
 272
 273         npkts = 0;
 274         nbytes = 0;
 275
 276         /* sq->cc must be updated only after mlx5_cqwq_update_db_record(),
 277          * otherwise a cq overrun may occur
 278          */
 279         sqcc = sq->cc;
 280
 281         /* avoid dirtying sq cache line every cqe */
 282         dma_fifo_cc = sq->dma_fifo_cc;
 283
 284         for (i = 0; i < MLX5E_TX_CQ_POLL_BUDGET; i++) {
 285                 struct mlx5_cqe64 *cqe;
 286                 struct sk_buff *skb;
 287                 u16 ci;
 288                 int j;
 289
 290                 cqe = mlx5e_get_cqe(cq);
 291                 if (!cqe)
 292                         break;
 293
 294                 ci = sqcc & sq->wq.sz_m1;
 295                 skb = sq->skb[ci];
 296
 297                 if (unlikely(!skb)) { /* nop */
 298                         sq->stats.nop++;
 299                         sqcc++;
 300                         goto free_skb;
 301                 }
 302
 303                 for (j = 0; j < MLX5E_TX_SKB_CB(skb)->num_dma; j++) {
 304                         dma_addr_t addr;
 305                         u32 size;
 306
 307                         mlx5e_dma_get(sq, dma_fifo_cc, &addr, &size);
 308                         dma_fifo_cc++;
 309                         dma_unmap_single(sq->pdev, addr, size, DMA_TO_DEVICE);
 310                 }
 311
 312                 npkts++;
 313                 nbytes += MLX5E_TX_SKB_CB(skb)->num_bytes;
 314                 sqcc += MLX5E_TX_SKB_CB(skb)->num_wqebbs;
 315
 316 free_skb:
 317                 dev_kfree_skb(skb);
 318         }
 319
 320         mlx5_cqwq_update_db_record(&cq->wq);
 321
 322         /* ensure cq space is freed before enabling more cqes */
 323         wmb();
 324
 325         sq->dma_fifo_cc = dma_fifo_cc;
 326         sq->cc = sqcc;
 327
 328         netdev_tx_completed_queue(sq->txq, npkts, nbytes);
 329
 330         if (netif_tx_queue_stopped(sq->txq) &&
 331             mlx5e_sq_has_room_for(sq, MLX5E_SQ_STOP_ROOM) &&
 332             likely(test_bit(MLX5E_SQ_STATE_WAKE_TXQ_ENABLE, &sq->state))) {
 333                                 netif_tx_wake_queue(sq->txq);
 334                                 sq->stats.wake++;
 335         }
 336         if (i == MLX5E_TX_CQ_POLL_BUDGET) {
 337                 set_bit(MLX5E_CQ_HAS_CQES, &cq->flags);
 338                 return true;
 339         }
 340
 341         return false;
 342 }